IC电源完整性问题形成原因分析(下)
引言
在电路系统设计领域，电源完整性对系统稳定运行起着关键作用。前期研究已从 IC 内核电路和接口电路着手，通过电路结构解析、简化及公式推导，初步揭示了问题的理论根源。但理论需经实践验证，本文引入电路仿真技术，以具体实验和数据分析深入探究 IC 电源完整性问题。
内核电路 PDN 阻抗压降仿真分析
仿真参数设定
重点关注驱动信号上升时间（）、PDN 电感值（）、晶体管导通电阻值（）及芯片供电电压（）。因 PDN 电感常为变量且 、 与半导体工艺相关，设 ，以 PDN 电感为变量，其余恒定，参数如下：
当 PDN 电感为 1.0nH 时，，，，。
当 PDN 电感为 0.5nH 时，，，，。
当 PDN 电感为 0.1nH 时，，，，。
仿真拓扑结构
由信号驱动源、PDN 电感和晶体管导通电阻构成。信号驱动源关联 与 模拟芯片内信号；PDN 电感代表 VRM 端到芯片内核整体电感；晶体管导通电阻反映芯片内驱动晶体管特性，三者连接成内核电路仿真架构。
仿真结果分析
电压损耗与 PDN 电感的关系
蓝色曲线为信号上升参考曲线。
粉色曲线代表 PDN 阻抗等价 0.10nH 电感时的 PDN 电压损耗，。
青色曲线代表 PDN 阻抗等价 0.05nH 电感时的 PDN 电压损耗，。
红色曲线代表 PDN 阻抗等价 0.01nH 电感时的 PDN 电压损耗，。
从仿真结果来看，在电路设计实践中，必须谨慎对待 PDN 电感，降低其值有助于减少电压损耗，对维持电路稳定、提升性能至关重要。
并行传输线通信引起的电压跌落与信号抖动仿真
仿真参数设置
考虑驱动信号上升时间（）、PDN 电感值（）、传输线特性阻抗（）、并行传输线通道数量（）及芯片供电电压（）。 与工艺相关，设 ，，PDN 电感值和 为变量，参数如下：
以并行传输线通道数量 为变量：
当 时，，，，。
当 时，，，，。
当 时，，，，。
当 时，，，，。
当 时，，，，。
以 PDN 电感值为变量且并行传输线通道为 64 条：
当 PDN 为 0.10nH 时，，，，。
当 PDN 为 0.05nH 时，，，，。
当 PDN 为 0.01nH 时，，，，。
仿真拓扑构建
由信号驱动源、PDN 电感、传输线及端接电阻、Vdd 电压源和开关组成。开关模拟晶体管通断（因 忽略其电阻）；信号驱动源关联 模拟芯片内信号时延；PDN 电感体现 VRM 到芯片内核电感特性；传输线与端接电阻构成信号路径；电源模拟 ，构建起 IO 电路仿真拓扑。
仿真数据分析
并行传输线通道数量对信号上升时间的影响
红色曲线为 1 个并行传输线通道时信号上升边沿，信号 80%上升时间 0.070ns。
橙色曲线为 8 个并行传输线通道时信号上升边沿，信号 80%上升时间 0.880ns。
绿色曲线为 16 个并行传输线通道时信号上升边沿，信号 80%上升时间 0.122ns。
青色曲线为 32 个并行传输线通道时信号上升边沿，信号 80%上升时间 0.162ns。
蓝色曲线为 64 个并行传输线通道时信号上升边沿，信号 80%上升时间 0.265ns。
从仿真数据可以明显看出，随着并行传输线通道数量的增加，信号上升时间呈现出显著的延长趋势。例如，当仅有 1 个通道时，信号 80% 上升时间为 0.070ns，而当通道数量增加至 64 个时，该时间延长至 0.265ns。这清晰地表明，在电路设计过程中，并行传输线通道数量的增多会对信号传输速度产生严重的负面影响，致使信号上升边沿变得平缓，进而影响信号传输的质量。
PDN 电感对信号上升时间的影响
粉色曲线代表 64 个并行传输线通道下 PDN 感抗等价 0.001nH 电感时，信号 80%上升时间 0.087ns。
红色曲线代表 64 个并行传输线通道下 PDN 感抗等价 0.005nH 电感时，信号 80%上升时间 0.163ns。
蓝色曲线代表 64 个并行传输线通道下 PDN 感抗等价 0.010nH 电感时，信号 80%上升时间 0.265ns。
在并行传输线通道数量为 64 条的情况下，PDN 电感值的变化对信号上升时间的影响极为显著。当 PDN 感抗等价为 0.001nH 电感时，信号 80% 上升时间为 0.087ns；当为 0.005nH 时，上升时间为 0.163ns；而当为 0.010nH 时，上升时间则延长至 0.265ns。由此可见，减小 PDN 电感值能够有效缩短信号上升时间，从而缓解多个并行传输线通道同时传输所带来的信号抖动问题，显著提高信号传输质量。
并行传输线通道数量对 电压的影响
红色曲线为 1 个并行传输线通道时 电压跌落情况，电压跌落 0.101V。
橙色曲线为 8 个并行传输线通道时 电压跌落情况，电压跌落 0.465V。
绿色曲线为 16 个并行传输线通道时 电压跌落情况，电压跌落 0.623V。
青色曲线为 32 个并行传输线通道时 电压跌落情况，电压跌落 0.755V。
蓝色曲线为 64 个并行传输线通道时 电压跌落情况，电压跌落 0.852V。
随着并行传输线通道数量的增多， 电压跌落幅度呈现出逐渐增大的趋势。从仅有 1 个通道时的 0.101V 跌落，到 64 个通道时的 0.852V 跌落，增长趋势十分明显。这充分说明在电路运行过程中，大量并行传输线通道同时工作会对电源稳定性造成严重的冲击，极有可能导致芯片工作出现异常。因此，在电路设计的初始阶段，务必全面、充分地考虑并行传输线通道数量对电压的影响，并需要采取针对性的措施确保电源的稳定供应。
PDN 电感对 电压的影响
粉色曲线代表 64 个并行传输线通道下 PDN 感抗等价 0.001nH 电感时， 电压跌落 0.428V。
红色曲线代表 64 个并行传输线通道下 PDN 感抗等价 0.005nH 电感时， 电压跌落 0.758V。
蓝色曲线代表 64 个并行传输线通道下 PDN 感抗等价 0.010nH 电感时， 电压跌落 0.852V。
在并行传输线通道数量为 64 条的特定条件下，PDN 电感值的改变对 电压跌落有着至关重要的影响。当 PDN 感抗等价为 0.001nH 电感时，电压跌落为 0.428V；当为 0.005nH 时，电压跌落为 0.758V；而当为 0.010nH 时，电压跌落则达到 0.852V。显然，减小 PDN 电感能够有效降低电压的跌落幅度，从而减轻多个并行传输线通道同时传输对电源稳定性所造成的不良影响，有力保障电路的正常稳定运行。
结束
通过本次研究，利用电路仿真技术从内核电路和 IO 电路验证了理论成果。明确了 PDN 电感、并行传输线通道数量等因素对电源和信号的关键影响。
电子领域从业者和爱好者可从文中获取信息，在电路设计中重视电源完整性，关注技术进展，优化设计方案，确保电路稳定高效运行，推动行业发展。
