Week1_开始记录芯片设计过程啦

我的目标是做一个简单的雷达系统。

里面需要包含低噪放，混频器，锁相环，可能还有个小小功放。

我目前还没有调研，如果我想出一个5~10dBm的功率的话（只要是CW就行），在芯片设计中要不要用功放的思路进行设计。毕竟，在板级中，通常一个小信号管的P1dB压缩点基本都能达到这个要求。

昨天做系统方案设计的时候，遇到点小小问题。

因为是低cost的雷达系统，所以收发隔离度可能只有20dB左右，而且打算采用零中频架构。

这样的话，应该和射频通信系统类似，发射泄露到接收机的信号，也会和收本振的相噪产生倒易混频，估算了一下，这会要求本振相噪在几十Hz处达到很低的一个值，基本没法实现。

我向队友提出了要求，说，你来找找相关资料，看看这个矛盾点出现在哪。反正链路中低噪放肯定是需要的，兵分两路，我看低噪放设计先。

我目前是这样打算的：

step1: 把razavi上关于低噪放设计的章节看完