信号完整性仿真:DDR3/4/5系列地址信号端接优化对比
导读:DDR5协议发布已经有一段时间了,其中的变化还是比较大的,地址信号采取了ODT的端接形式,本篇文章为大家仿真一下DDR5地址信号。同时,我也推荐大家关注我在仿真秀原创的精品课《DDR3/4/5系列信号完整性仿真24讲》,让你清楚掌握DDR协议和仿真关键技术要点。以下是正文:为了直观观察DDR5速率和端接变化的影响,我们对比统一链路在运行DDR3、DDR4、DDR5时的波形质量;我们直接看DDR3-1600速率,flyby结构中1驱8,基本仿真设置如下:![](https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1669827609043_suqn8i.jpg?imageView2/0)
![](https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1669827604036_h2gqq4.jpg?imageView2/0)
此时,信号在末端通过RVTT(40ohm)端接到VTT,波形还是不错的,下面来看DDR4-3200的信号:![](https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1669827619260_te290m.jpg?imageView2/0)
DDR4时,信号在末端通过RVTT(40ohm)端接到VTT(0.6V),波形还可以接受,下面来看DDR5-6400的信号:此时,如果还是通过外部端接到VTT的话,波形已经不是很好了,下面对比一下在最后一颗芯片内部端接,波形如下:可以看到通过内部端接,波形有所好转,但是仍然不是很好,下面将第一片芯片也做内部端接,波形如下:可以看到,此时波形还是比较好的,下面我们把1驱8的flyby结构改为,flyby+T型拓扑,也就是芯片对贴,来对比波形:通过对比我们发现,在DDR的速率越来越高的同时,信号质量受到极大挑战,当然地址信号的内部端接也对信号质量的优化起到了很重要的作用。二、我的精品课
《DDR3/4/5系列信号完整性仿真24讲》为信号完整性课程的DDR系列,系统的讲述了DDR3、DDR4协议对比,信号质量关注点,并对各个信号进行了仿真评估,从时域软件仿真到提取S参数后再仿真波形,对各类信号的影响参数进行了透彻的探究;
同时,视频还对几个不同软件仿真出来的波形进行了对比;最后,在视频的最后,还对DDR5进行了一些展望,对高达6400bps的DQ信号和与之对应的ADD信号进行了仿真。以下是课程安排
此外,笔者为所有订阅用户提供知识圈答疑服务和VIP用户交流群。并附赠课程相关资料等(平台支持自行开具电子发票)。
![](https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1669827616471_eyrecb.jpg?imageView2/0)
高校在校生;
信号完整性仿真人员;
信号完整性测试人员;
硬件开发人员;
PCB layout人员。
3、读者福利(扫码立即领取)
![](https://public.fangzhenxiu.com/fixComment/commentContent/imgs/1669827605831_f4k195.jpg?imageView2/0)
以上资料在本文附件直接下载,如果遇到麻烦(因下载量大,百度云盘可能会失效)请在文章下方留言或者直接联系平台客服一对一领取。
作者:开仿啦 仿真秀专栏作者
声明:本文首发仿真秀App,部分图片和内容转自网络,如有不当请联系我们,欢迎分享,禁止私自转载,转载请联系我们。
获赞 9772粉丝 21178文章 3417课程 215