首页/文章/ 详情

DCDC开关电源集成&分离MOSEFT的开关电源EMI抑制技术

1天前浏览16

第2714期


采用集成FET 设计的 EMI 抑制技术  

本节主要介绍这些方面的内容,专门聚焦于带有集成功率 MOSFET 和控制器的转换器解决方案,提供抑制 EMI 的实例和应用指导。一般来说,转换器应在合理范围内超出传导 EMI 一定的裕度,为达到辐射限值预留空间。幸运的是,多数减少传导发射的步骤对于抑制辐射 EMI 同样有效。   

DC/DC 转换器中的 EMI 主要由其快速开关的电压和电流特性所致。与转换器的不连续输入或输出电流相关的 EMI 相对容易处理,但更大的问题是开关电压 dv/dt 和电流 di/dt 中的谐波成分,以及与开关波形相关的振铃。  

 1 所示为存在噪声的同步降压转换器的开关 (SW) 电压波形。振铃频率范围为 50MHz  200MHz,具体取决于寄生效应。此类高频成分可以通过近场耦合传播到输入电源线、周边元器件或输出总线(如 USB 电缆)。体二极管反向恢复存在类似的问题,随着恢复电流流入寄生回路电感,振铃电压升高。  

图片

图1:同步降压转换器在MOSFET 导通和关断开关转换期间的开关节点电压波形和等效电路  

 2 的原理图标识了降压转换器电路的两条重要回路。最大限度缩减电源回路的面积至关重要,原因是该参数与寄生电感和相关 H 场传播成正比。主要设计目标是通过减小寄生电感最大程度提升寄生 LC 谐振电路的谐振频率。此举可以降低存储的无功能量总值,减少开关电压峰值过冲。  

图片 2:简化的同步降压转换器原理图(针对 EMI 标出了关键回路和走线)  

在图 2 所示的自举电容回路中,高侧 MOSFET 的导通速度由一个标记为RBOOT 的可选串联自举电阻进行控制。自举电阻会改变驱动电流瞬变率,降低 MOSFET 导通期间的开关电压和电流转换率。另一种方法是在 SW  GND 之间添加一个缓冲电路。同理,该缓冲电路应根据每次开关转换时的瞬态电流尖峰,占用最小的回路面积。当然,缓冲电路和栅极电阻会增加开关功率损耗,需要在效率和 EMI 之间进行权衡。如果效率和散热性能同样非常重要,则需要使用其他技术解决 EMI 相关的挑战。  

转换器的 PCB 布局  

 1 至表总结了通过优化 PCB 布局及元器件排布削弱 DC/DC 转换器 EMI 信号的基本准则。我将在本文的后续部分提供一项 PCB 布局案例研究,探讨如何优化降压转换器的 EMI 特性。  

 1:布线及元器件排布  

1      

将所有功率级元器件排布在 PCB 顶部。      

避免将电感放在底部,以免对 EMI 测试装置的基准平面产生辐射。      

2      

 VCC  BIAS 的旁路电容(从输出端)放置于靠近各自引脚的位置。      

在将 AGND 引脚与 GND 相连之前,首先电路中连入 CVCC  CBIAS 电容。      

3      

将自举电容与邻近的 BOOT  SW 引脚相连接。      

利用邻近的接地覆铜屏蔽 CBOOT 电容和开关节点,降低 CM 噪声。      

2GND 平面设计  

1      

 PCB 分层板中的第 2  GND 平面尽可能固定在靠近顶层的位置。      

消除 H 场、降低寄生电感并屏蔽噪声。      

2      

使用位于顶层与第二层之间的低 z 轴间距获得最佳映像平面效果。      

 PCB 分层规范中将层间距定义为 6 mil      

3:输入和输出电容  

1      

放置 CIN,尽量减小将 CIN 连接到 VIN  PGND 引脚所形成的回路面积。      

2      

CIN  COUT 的接地返回路径应由集中放置的顶层平面组成。      

使用多个外部或内部 GND 平面连接 DC 电流路径。      

3      

 VIN  PGND 附近使用外壳尺寸为 0402  0603 的陶瓷输入电容,以便最大限度减小寄生回路电感。      

4:电感和开关节点布局  

1      

将电感放置在 IC  SW 引脚附近。      

尽量减小开关节点覆铜区域的表面积,避免电容过度耦合。      

2      

使用邻近的接地保护并通过屏蔽限制开关节点噪声。      

3      

检查电感点位置,确保与 SW 相连的绕组末端位于电感绕组几何结构内部的底部,由连接到 VOUT 的绕组的外层绕线提供屏蔽。      

4      

尽可能使用电场屏蔽电感。将屏蔽端子与 PCB 接地平面相连。      

5      

选择在封装下方设有端子的电感。      

避免使用可能产生天线辐射效应的大型侧壁式端接。      

5:EMI 管理  

1      

 EMI 滤波器元器件排布在远离开关节点的位置。      

如果 EMI 滤波器与功率级的分隔距离不足,可将 EMI 滤波器放在电路板上转换器的对侧。      

2      

 EMI 滤波器下方的所有层上开口,以防寄生电容路径影响滤波器的衰减特性。      

3      

根据需要可添加一个与 CBOOT 串联的电阻(最好小于10Ω),限制高侧MOSFET导通速度,从而降低开关节点电压转换率,减少过冲和振铃。      

4      

如果需要开关节点 RC 缓冲电路,可将封装最小的元器件与 SW(通常为电容)相连。      

5      

使用具有内部接地平面的四层 PCB,与双层设计相比,其性能得到显著提升。      

避免阻断 IC 附近的高频电流路径。      

EMI输入滤波器  

 3 所示为典型的多级EMI 输入滤波器。低频和高频部分可提供 DM 噪声衰减,也可选择 p 级,通过CM 扼流器提供 CM 衰减。标记为 CBULK 的电解电容具有固有的串联电阻 (ESR),可用于设置所需阻尼,降低转换器输入的有效品质因子,保持输入滤波器的稳定性。  

DM 电感的自谐振频率 (SRF) 限制滤波器第一级可实现的高频 DM 衰减。滤波器第二级通常至关重要,其使用铁氧体磁珠在高频条件下提供附加的 DM 衰减,此时额定阻抗通常为100MHz。标记为 CF1  CF2 的陶瓷电容可将噪声分流到接地端。  

图片3:具有 DM  CM 级的三级EMI 输入滤波器  

DM 滤波器的电感一般设置为削弱基波和低频谐波的值。应使用尽可能小的电感来满足低频滤波要求,因为匝数较多的大电感具有较高的等效并联电容 (EPC),导致其 SRF 较高,影响其在高频下的性能。  

标记为 LCM  CM 扼流器针对CM 电流提供较高的阻抗,其泄漏电感也可提供 DM 衰减。然而,在部分要求接地连接必须保持完好的应用中,该元器件不适用,这些应用需要更安静的转换器设计,CM 扼流器不再是首选。  

为了演示 CM 扼流器的效果,图展示了德州仪器 (TI) LM53603,这是一款采用双层 PCB 36V3A DC/DC 转换器解决方案。该器件的功率级位于顶层,EMI 输入滤波器则放置于底部。如图 4 中的布局所示,滤波器附近的接地平面覆铜区可借助过孔缝合提供屏蔽效果。此外,在滤波器级以下的所有层中插入敷铜层切口,可避免 VIN  GND 走线之间产生寄生电容,从而为噪声电流提供绕过 CM 扼流器的路径并让步于滤波器的阻抗特性。  

图片4:德州仪器 (TI) LM53603官网板  

 5 所示为国际无线电干扰特别委员会 (CISPR) 25 针对图的转换器设计在 150kHz  108MHz 之间进行的传导4发射测量。我们提供了使用与不使用 CM 扼流器两种情况下的测量结果。使用 Rohde & Schwarz 的频谱分析仪,所得检测器扫描结果的峰值和平均值分别以黄色和蓝色表示。红色限值图像为 5 类峰值和平均值限值(峰值限值通常比平均值限值高出 20dB)。  

图片5CISPR 25 在使用 CM 扼流器(a) 与不使用 CM 扼流器 (b) 情况下进行的传导EMI 测量  

另一种优化高频 EMI 性能的有效方式是添加金属外壳屏蔽层,从而阻挡辐射电场。外壳通常由铝制成,采用框架(敞开式)或封闭式设计实施方案。屏蔽外壳可覆盖除 EMI 滤波器之外的所有功率级元器件,外壳与 PCB 上的 GND 相连,基本形成了一个带有PCB 接地平面的法拉第笼。  

这使得从开关单元到 EMI 滤波器或长输入线连接(也用作天线)的辐射噪声耦合显著减少。当然,这会产生额外的元器件和装配成本,导致散热管理和散热测试的难度增加。铝电解电容的外壳也可以提供电场屏蔽,为实现此目的,可在电路板上针对性地放置该电容。  

DC/DC转换器案例研究  

 6 60V1.5A 单片式集成同步降压转换器电路的原理图,该电路通过多项功能实现最佳 EMI 性能。该原理图还显示了一个两级 EMI 输入滤波器级,旨在满足汽车或噪声敏感型工业应用的 EMI 规范。为了帮助实现最佳的PCB 布局,原理图中将高电流走线(VINPGNDSW连接)、噪声敏感型网络 (FB) 和高 dv/dt 电路节点(SWBOOT)突出显示。  

图片6:采用 EMI 优化型封装和引脚布局的 DC/DC 转换器。内置一个两级 EMI 输入滤波器  

引脚布局设计  

 6 所示的转换器IC 优势在于,其 VIN  PGND 采用对称且均衡的引脚排布。该转换器利用两个并联的输入回路使寄生回路电感成功减半。上述回路在 PCB 布局中标记为“IN1”“IN2”,如图 7 所示。两个外壳尺寸为0402  0603 的小型电容(在图 6 中分别标记为CIN1  CIN3)放置在尽可能靠近 IC 的位置,最大限度减小输入回路面积。两个回路中的环流产生相反的磁矩,消除 H 场并降低有效电感。为了进一步降低寄生电感,PCB 层(紧靠顶层电源电路的下方)的 IN1  IN2 回路下方设有返回电流的连续接地平面,可使场效应自行消除。  

在电感两侧各使用一个陶瓷输出电容(COUT1  COUT2)同样能够优化输出电流回路。在输出端引出两个并联的接地返回路径可以将返回电流分成两部分,有助于减弱地弹反射效应。  

图片 7:仅部署在PCB 顶层的功率级布局  

SW 引脚位于 IC 中心,因此辐射电场会由IC 两侧相邻的 VIN  PGND 引脚屏蔽。GND 平面覆铜区可对将IC  SW 引脚连接到电感端子的多边形覆层施加屏蔽。SW  BOOT 的单层布局意味着 PCB 的底侧不会有dv/dt 较高的过孔。这样可以避免在 EMI 测试期间,电场与基准接地平面耦合。  

封装设计  

与优化的引脚排布类似,电源转换器 IC 封装设计也是改善 EMI 信号的关键属性。例如,德州仪器 (TI)  HotRodÔ 封装技术采用引线框上倒装芯片 (FCOL) 的方式,规避了功率器件线焊导致封装寄生电感过高的情况。如图 8 所示,IC 以上下翻转的形式放置,IC上的铜柱(也称为凸点或支柱)直接焊接到引线框架。这种构造方法能够提升密度并较薄的外型,因为每个引脚都与引线框架直接相连。从 EMI 角度来看,最重要的一点是,与传统线焊封装相比,HotRod 封装降低了封装的寄生电感。  

图片8QFN 线焊封装 (a) HotRod FCOL (b) 封装的结构对比  

HotRod 封装不仅可以在开关换向(50MHz  200MHz 频率范围)期间减少振铃,还可以降低导通和开关损耗。图 9 所示为开关节点电压振铃随之得到改善的情况。图 8 所示为图 6 中的转换器在150kHz  108MHz 下测得的传导发射。测量结果符合 CISPR 25 5 类要求。  

图片9:使用传统线焊封装的转换器 (a)  HotRod FCOL 转换器 (b) 时的开关节点电压波形  

图片10CISPR 25 传导发射测量结果,(a) 频率范围为150kHz  30MHz(b) 频率范围为30MHz  108MHz  

在本文中,我讨论了使用电源转换器 IC  DC/DC 稳压器电路可以采用的 EMI 抑制技术。减弱EMI  PCB 布局步骤包括尽量减小布局中的电流热回路面积、避免阻断电流路径、采用具有内部接地平面的四层 PCB 结构实现屏蔽(屏蔽效果远超双层 PCB),以及通过尽量减小开关节点覆铜区域面积来降低电场辐射耦合。  

转换器封装类型是一项重要的选择标准,新一代器件的开关节点振铃和引脚设计得到显著提升,有助于实现最优的电容放置方案。从输入滤波的角度而言,抑制低频噪声(通常小于 10MHz)相对容易,使用传统的 LC 滤波器级即可实现。然而,抑制高频噪声(10MHz 以上)通常需要额外使用 CM 扼流器和/或铁氧体磁珠滤波器级。焊接到 PCB 接地平面的金属外壳屏蔽层也能有效减轻高频发射。  

采用分离式 FET 设计的 EMI 抑制技术  

上文介绍了抑制传导和辐射电磁干扰 (EMI) 的实用指南和示例,尤其是针对采用单片集成功率 MOSFET  DC/DC 转换器解决方案进行了详细介绍。在此基础上,继续探讨使用控制器驱动分立式高、低侧功率 MOSFET 对的 DC/DC 稳压器电路适用的 EMI 的抑制技术。使用控制器(例如图 11 所示同步降压稳压器电路中的控制器)的实现方案具有诸多优点,包括能够增强电流性能,改善散热性能,以及提高设计选择、元器件选型和所实现功能的灵活性。  

图片 11:驱动功率 MOSFET Q1  Q2 的同步降压控制器的原理图  

然而,从 EMI 角度来看,采用分立式FET 的控制器解决方案与采用集成 FET 的转换器相比,更具挑战性。主要有两方面的考量因素。首先,在紧凑性方面,采用 MOSFET 和控制器的功率级的印刷电路板 (PCB) 布局比不上采用优化引脚布局和内部栅极驱动器的功率转换器集成电路 (IC) 。其次,对于死区时间管理,在 MOSFET 开关时间在额定范围的转换器中通常更精确。因此,体二极管导通时间更短,从而能够改善开关性能并降低与反向恢复相关的噪声。  

本文提供与采用 MOSFET 和控制器及半桥设计的多层 PCB 相关指南,以实现出色的EMI 性能。当务之急是谨慎选择功率级元器件和适合的 PCB 布局,最大程度地减小关键回路寄生电感。布局示例表明,可以在不牺牲效率或热性能指标的情况下减少传导电磁辐射。  

迎接 EMI 相关挑战  

产生 EMI 的三个基本要素包括:电噪声源、耦合路径及受扰接收器。应对其中一个或所有基本要素,可以实现干扰抑制,从而实现合电磁兼容性 (EMC)。在实践中,可以采用多种技术中断耦合路径和/或强化可能的受扰电路,例如插入 EMI 滤波器来抑制传导干扰,借助屏蔽来降低辐射干扰等。  

对于与降压稳压器的不连续输入电流(或升压稳压器的不连续输出电流)相关的低频 EMI 频谱幅值,采用传统的滤波器级进行处理相对容易。然而,与开关换向期间电压和电流的尖锐边缘相关的高 dv/dt 以及 di/dt 会产生谐波分量,从而导致出现更大的问题。高电流栅极驱动器(在电压低于 100V 时,通常集成在控制器中)可以以极高的速度开关功率 MOSFET。传统硅 FET 的转换率通常大于10V/ns 1A/ns,基于氮化镓 (GaN) 的器件转换率可能更高。  

除了电压和电流的尖锐边沿之外,与开关波形相关的过冲/下冲及随后产生的振铃也非常棘手。图 12 显示了硬开关同步降压稳压器的开关节点电压波形。开关节点电压振铃频率范围为 50MHz  250MHz,具体取决于寄生功率回路电感的谐振 (LLOOP) MOSFET 输出电容 (COSS)。此类高频分量可以通过近场耦合传播到输出总线、周边元器件或输入电源线,并且难以通过传统滤波衰减。同步 MOSFET 体二极管反向恢复存在类似的负面作用,当二极管恢复电流流入寄生回路电感时,振铃电压升高。  

图片12:同步降压稳压器在 MOSFET 导通和关断转换期间的开关节点电压波形和等效电路  

13 的原理图标出了降压调节器电路的关键高频功率回路,代表了具有高转换率电流的电路元件。可以对升压、反相降压-升压、单端初级侧电感转换器 (SEPIC) 和其他拓扑进行类似检查。最大限度缩减功率回路的面积至关重要,原因是该参数与寄生电感和相关 H 场传播成正比。主要设计目标是通过减小寄生电感最大程度提升寄生 LC 谐振电路的谐振频率。由此,降低存储的无功能量总值,减少开关节点电压峰值过冲和振铃。此外,达到临界阻尼因子的等效电阻实际上更低,因此任何振铃都会更早衰减 - 在高频时的趋肤效应增大回路的寄生电阻时更是如此。  

图片13:标出了同步降压稳压器中对 EMI 至关重要的高频电流回路  

13 中,还显示了导通和关断期间高侧和低侧 MOSFET 的栅极驱动器回路。务必遵从功率级布局期间的特殊注意事项(下文讨论),确保功率回路、栅极回路和共源寄生电感都尽可能低。  

实现低 EMI  PCB 布局设计  

以下步骤总结了 DC/DC 稳压器中元器件位置和 PCB 布局的基本准则,以帮助尽可能降低噪声和 EMI 信号。其中一些步骤类似于上文中针对采用集成 MOSFET 的基于转换器的设计所介绍的步骤。在后续部分,我将提供 PCB 布局案例研究,探讨如何优化降压稳压器 EMI 特性。  

布线及元器件排布  

  • 将所有功率级元器件排布在 PCB 顶部。
  • 避免将开关节点覆铜和电感放在底部,以免对 EMI 测试装置的基准平面产生辐射。
  •     VCC  BIAS 的旁路电容放置于靠近各自引脚的位置。
  • 在将 AGND 引脚与 GND 相连之前,首先电路中连入CVCC  CBIAS 电容。    
  • 将临近的自举电容与控制器的 BOOT     SW 引脚相连接。
  • 利用邻近的接地覆铜屏蔽 CBST 电容和开关节点,降低共模噪声。    

GND 平面设计  

  •     PCB 分层板中的第 2 层接地平面尽可能放在靠近顶层功率级元器件的位置,以消除 H 场、降低寄生电感及屏蔽噪声。    
  • 使用位于顶层与第二层接地平面之间的低 z 轴间距获得最佳映像平面效果。
  •  PCB 分层规范中将层间距指定为 6 mil     

输入和输出电容  

  • 放置降压稳压器的 CIN,尽量减小将  CIN 连接到功率 MOSFET 所形成的回路面积。对于升压稳压器和 SEPIC 稳压器的 COUT,同样建议如此操作。
  • 功率回路分类为横向或纵向,具体取决于电容相对于 MOSFET 的放置位置。    
  • CIN  COUT 的接地返回路径应由集中放置的顶层平面组成。
  • 使用多个外部或内部 GND 平面连接 DC 电流路径。    
  • 使用外壳尺寸为    0402  0603 的低等效串联电感 (ESL) 陶瓷电容,并放在 MOSFET 附近,以最大限度地减小功率回路寄生电感。    

电感和开关节点布局  

  • 将电感放置在靠近 MOSFET 的位置。
  • 尽量减小开关节点覆铜多边形面积,从而尽量避免电容耦合及减小共模电流。覆铜区应仅覆盖电感焊盘并仅占用连接 MOSFET 端子所需的最小面积。    
  • 使用邻近的接地保护并通过屏蔽限制开关节点噪声。    
  • 检查电感点位置,确保与开关节点相连的绕组末端位于绕组几何结构内部的底部,由连接到 VOUT(降压稳压器)或 VIN(升压稳压器)的绕组的外层绕线提供屏蔽。    
  • 选择在封装下方设有端子的电感。
  • 避免使用可能产生天线辐射效应的大型侧壁式端子。    
  • 尽可能使用电场屏蔽电感。将屏蔽端子与 PCB 接地平面相连。    

栅极驱动器布线  

  • 将控制器放置在尽可能靠近功率 MOSFET 的位置。
  • 连接 HO  SW 的栅极驱动器时,应分别采用最小的布线长度和最小的回路面积,直接连接到高侧 MOSFET 栅极和源极端子。
  •  LO 的栅极驱动器直接连接到接地平面上方的低侧 MOSFET 栅极,并尽量减小介电间距。
  • 对栅极驱动器进行正交布线,尽量减少功率回路与栅极回路之间的耦合。    

EMI 管理  

  • 连接    EMI 滤波器元器件时,应避免由电感和开关节点辐射产生的电场形成耦合。如果 EMI 滤波器与功率级的分隔距离不足,可将 EMI 滤波器放在电路板上转换器的对侧。    
  •     EMI 滤波器下方的所有层上开口,以防寄生耦合路径影响滤波器的衰减特性。    
  • 根据需要,可添加一个与 CBOOT 串联的电阻(最好小于 10Ω),限制 MOSFET 导通速度,从而降低开关节点电压转换率,减少过冲和振铃。
  • 自举电阻会改变驱动电流瞬变率,从而降低 MOSFET 导通期间的开关节点电压和电流转换率。
  • 为提高灵活性,可以考虑使用具有栅极驱动器专用源极引脚和漏极引脚的控制器。    
  • 任何所需的开关节点缓冲电路都应根据每次开关转换时的瞬态电流峰值,占用最小的回路面积。
  • 将封装尺寸最小的元器件连接到 SW(通常是电容),尽量降低其天线效应。    
  • 使用具有内部接地平面的多层 PCB,与双层设计相比,其性能得到显著提升。
  • 避免阻断 MOSFET 附近的高频电流路径。    
  • 考虑采用金属外壳屏蔽优化辐射 EMI 性能。
  • 屏蔽外壳可覆盖除 EMI 滤波器之外的所有功率级元器件,外壳与 PCB 上的 GND 相连,基本形成了一个带有PCB 接地平面的法拉第笼。    

DC/DC同步降压控制器案例研究  

14 显示用于汽车应用或噪声敏感型工业应用的同步降压转换器电路的原理图。其中融合了有助于改善 EMI 性能的多项特性,包括恒定开关频率操作、外部时钟同步以及通过高侧 MOSFET 受控导通实现的开关节点整形(转换率控制)。为了帮助实现最佳的 PCB 布局,原理图中将高电流走线(VINPGNDSW 连接)、噪声敏感型网络(FBCOMPILIM)和高 dv/dt 电路节点(SWBSTHOLOSYNC)突出显示。高di/dt 回路类似于图 13 中标示的回路。  

图片14DC/DC 降压稳压器原理图,其中标示出 PCB 布局的重要节点和走线  

15 显示了功率 MOSFET 及输入电容的两种横向回路布局。功率级位于 PCB 顶层,控制器放置于底部。横向回路设计在顶层存在循环电流(图 15 中用白框表示),该电流在第二层接地平面上感应出映像电流,以抵消磁通,从而降低寄生回路电感。  

更具体来说,修改图 15b 中的布局,使高侧 FET (Q1) 旋转 90 度。这样可以改善Q1 的散热效果,从而更好地进行热管理,并可以在 MOSFET 附近方便地放置外壳尺寸为 0603 的低 ESL 电容(Cin1),以实现高频去耦。考虑到功率级元器件的 U 型布局方向,较短返回连接的输出电容将放置在低侧 MOSFET  

图片15:两种传统的横向回路布局设计  

改进后的 PCB 布局设计  

16 所示为改进后的布局,其优势是可减小功率回路面积,使多层结构达到高效率。该设计将 PCB 的第 2 层用作功率回路返回路径。该返回路径位于顶层的紧下方,形成小尺寸物理回路。垂直回路中的反向电流可使磁场自行消除,从而进一步减小寄生电感。图 16 中的侧视图展示了在多层 PCB 结构中形成小尺寸自行消除回路的概念。  

将四个 0603 输入电容放置在尽可能接近高侧 MOSFET 的位置(位于图 16 中大容量输入去耦电容 CIN1  CIN2 之间),这四个电容具有较小的 0402  0603 外壳尺寸及较低的 ESL。这些电容的返回连接通过多个 12 mil 的过孔连接到第层接地平面。第 2 层接地平面在 MOSFET 的紧下方提供了至低侧 MOSFET 源极端子的电流返回路径。  

图片16:采用垂直功率回路设计的功率级和控制器的布局  

此外,开关节点覆铜多边形区域只包含电感焊盘以及连接 MOSFET 所需的最小面积。接地平面覆铜区可屏蔽将 MOSFET 连接到电感端子的多边形覆铜区。SW BST 的单层布局意味着 PCB 的底侧不会有 dv/dt 较高的过孔。这样可以避免在 EMI 测试期间,电场与基准接地平面耦合。最后,在电感两侧各使用一个陶瓷输出电容 COUT1  COUT2,优化输出电流回路。在输出端引出两个并联的返回路径可以将返回电流分成两部分,有助于减弱地弹反射效应。  

17a 所示为,图 14 中的稳压器采用图 16 中的优化布局时,使用宽带探头测得的开关节点电压波形。振铃不明显,只存在低幅度过冲和下冲,表示 50MHz 以上时 EMI 性能良好。为进行对比,图17b 显示了采用图 15b 所示横向回路布局的类似测量结果。优化布局的峰值过冲降低约 8V  

图片17VIN = 48VIOUT = 8A 时的开关节点电压波形,(a) 为优化布局,(b) 为横向回路布局  

18 所示为图 16 中的转换器在 150kHz  108MHz 下测得的传导发射。使用 Rohde & Schwarz 的频谱分析仪,所得检测器扫描结果的峰值和平均值分别以黄色和蓝色表示。结果符合国际无线电干扰特别委员会 (CISPR) 25 5 类要求。红色限值图像为 5 类峰值和平均值限值(峰值限值通常比平均值限值高出 20dB)。  

图片18CISPR 25 传导发射测量结果,(a) 频率范围为150kHz  30MHz(b) 频率范围为30MHz  108MHz  

总结  

功率半导体器件的开关瞬变是传导 EMI 和辐射EMI 的主要来源。本文重点介绍在使用控制器和外部 MOSFET  DC/DC 稳压器电路中,有助于降低 EMI PCB 布局。关于布局的主要建议包括,尽量减小布局中的电流热回路面积,避免阻断电流路径,采用具有内部接地平面的多层 PCB 结构实现屏蔽(性能远超双层 PCB),以差分对形式敷设短而直接的栅极驱动器走线,以及通过尽量减小开关节点覆铜区域面积来降低电场辐射耦合。  

优化后的 PCB 布局有助于改善稳压器的EMI 信号(与降低 EMI 的其他常用修复手段不同,不会牺牲效率或热性能)。尽管本文围绕 EMI 敏感的同步降压功率级进行论述,但只要能确定关键回路并实施文中建议采用的布局方法,通常可以将这些概念推广至任何 DC/DC 稳压器。

来源:电磁兼容之家
电源电路电磁兼容半导体汽车电子芯片焊接电场
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-04-02
最近编辑:1天前
电磁兼容之家
了解更多电磁兼容相关知识和资讯...
获赞 34粉丝 162文章 2167课程 0
点赞
收藏
作者推荐

屏蔽线的原理及接法……

第2719期什么是屏蔽线? 定义:导体外部有导体包裹的导线叫屏蔽线,包裹的导体叫屏蔽层,一般为编织铜网或铜泊(铝),屏蔽层需要接地,外来的干扰信号可被该层导入大地。 作用:避免干扰信号进入内层,导体干扰同时降低传输信号的损耗。 结构: (普通)绝缘层+屏蔽层+导线 (高级)绝缘层+屏蔽层+信号导线+屏蔽层接地导线 注意:在选用屏蔽线时,屏蔽层接地导线屏蔽层接地导线的绝缘层有导电功能,可以与屏蔽层导通(有一定的电阻)。 屏蔽线缆的原理 屏蔽布线系统源于欧洲,它是在普通非屏蔽布线系统的外面加上金属屏蔽层,利用金属屏蔽层的反射、吸收及趋肤效应实现防止电磁干扰及电磁辐射的功能,屏蔽系统综合利用了双绞线的平衡原理及屏蔽层的屏蔽作用,因而具有非常好的电磁兼容(EMC)特性。电磁兼容(EMC)是指电子设备或网络系统具有一定的抵抗电磁干扰的能力,同时不能产生过量的电磁辐射。也就是说,要求该设备或网络系统能够在比较恶劣的电磁环境中正常工作,同时又不能辐射过量的电磁波干扰周围其它设备及网络的正常工作。U/UTP(非屏蔽)电缆的平衡特性并不只取决于部件本身的质量(如绞对),而会受到周围环境的影响。因为U/UTP(非屏蔽)周围的金属、隐蔽的“地”、施工中的牵拉、弯曲等等情况都会破坏其平衡特性,从而降低EMC性能。所以,要获得持久不变的平衡特性,只有一个解决方案:在所有芯线外加多一层铝箔进行接地。铝箔为脆弱的双绞芯线增加了保护,同时为U/UTP(非屏蔽)电缆人为的创造了一个平衡环境。从而形成我们现在所说的屏蔽线缆。屏蔽电缆的屏蔽原理不同于双绞的平衡抵消原理,屏蔽电缆是在四对双绞线的外面加多一层或两层铝箔,利用金属对电磁波的反射、吸收和趋肤效应原理(所谓趋肤效应是指电流在导体截面的分布随频率的升高而趋于导体表面分布,频率越高,趋肤深度越小,即频率越高,电磁波的穿透能力越弱),有效的防止外部电磁干扰进入电缆,同时也阻止内部信号辐射出去,干扰其它设备的工作。实验表明,频率超过5MHz的电磁波只能透过38μm厚的铝箔。如果让屏蔽层的厚度超过38μm,就使能够透过屏蔽层进入电缆内部的电磁干扰的频率主要在5MHz以下。而对于5MHz以下的低频干扰可应用双绞线的平衡原理有效的抵消。根据布线最早的定义,分为非屏蔽线缆-UTP和屏蔽线缆-STP两种。后来随着技术的发展和各家不同的工艺,衍生出了很多不同屏蔽的种类 1.F/UTP Foil Screened Cable 单层的铝箔屏蔽结构。2.Foil and Braid Screened Cable 铝箔和铜质编织网双层屏蔽结构。a) SF/UTP 铝箔和铜质编织网同时包裹在四对线的外层 b) S/FTP (PIMF) 线对单对铝箔屏蔽加上包裹在四对线的外层的铜质编织网 PIMF =Pair in Metal Foil。屏蔽电缆抵抗外界干扰主要体现在:信号传输的完整性可以通过屏蔽系统得到一定的保证。屏蔽布线系统可以防止传输数据受到外界电磁干扰和射频干扰的影响。电磁干扰(EMI)主要是低频干扰,马达、荧光灯以及电源线是通常的电磁干扰源。射频干扰(RFI)是高频干扰,主要是无线频率干扰,包括无线电、电视转播、雷达及其他无线通信。对于抵抗电磁干扰,选择编织层屏蔽最为有效,也就是金属网屏蔽,因其具有较低的临界电阻。而对于射频干扰,金属箔层屏蔽最有效,因为金属网屏蔽所产生的缝隙可使得高频信号自由地进出。对于高低频混合的干扰场,则要采用金属箔层加金属网的组合屏蔽方式,也就是S/FTP形式的双层屏蔽电缆,这样可使得金属网屏蔽适用于低频范围的干扰,金属箔屏蔽适用于高频范围的干扰。IBM ACS的屏蔽线缆中铝箔屏蔽层单层厚度即达到50-62μm,起到了更完整的屏蔽效果。同时由于只采用单层屏蔽,对于施工而言将更加简单,便于安装,不易在施工过程中造成人为的损坏,且铝帛的厚度可以承受更大的破坏力。从而能给用户提供更高品质的传输性能。 屏蔽线接法 屏蔽线的一端接地,另一端悬空 。 当信号线传输距离比较远的时候,由于两端的接地电阻不同或PEN线有电流,可能会导致两个接地点电位不同,此时如果两端接地,屏蔽层就有电流行成,反而对信号形成干扰,因此这种情况下一般采取一点接地,另一端悬空的办法,能避免此种干扰形成。 两端接地屏蔽效果更好,但信号失真会增大。 请注意:两层屏蔽应是相互绝缘隔离型屏蔽!如没有彼此绝缘仍应视为单层屏蔽! 最外层屏蔽两端接地是由于引入的电位差而感应出电流,因此产生降低源磁场强度的磁通,从而基本上抵消掉没有外屏蔽层时所感应的电压; 而最内层屏蔽一端接地,由于没有电位差,仅用于一般防静电感应。下面的规范是最好的佐证! 《GB 50217-2016电力工程电缆设计规范》——3.6.8 控制电缆金属屏蔽的接地方式,应符合下列规定: (1)计算机监控系统的模拟信号回路控制电缆屏蔽层,不得构成两点或多点接地,宜用集中式一点接地。 (2)除(1)项等需要一点接地情况外的控制电缆屏蔽层,当电磁感应的干扰较大,宜采用两点接地;静电感应的干扰较大,可用一点接地。 双重屏蔽或复合式总屏蔽,宜对内、外屏蔽分用一点,两点接地。 (3)两点接地的选择,还宜考虑在暂态电流作用下屏蔽层不致被烧熔。 《GB50057-2000建筑物防雷设计规范》——第6.3.1条规定:……当采用屏蔽电缆时其屏蔽层应至少在两端等电位连接,当系统要求只在一端做等电位连接时,应采用两层屏蔽,外层屏蔽按前述要求处理。 其原理是:①单层屏蔽一端接地,不形成电位差,一般用于防静电感应。②双层屏蔽,最外层屏蔽两端接地,内层屏蔽一端等电位接地。此时,外层屏蔽由于电位差而感应出电流,因此产生降低源磁场强度的磁通,从而基本上抵消掉没有外屏蔽层时所感应的电压。 如果是防止静电干扰,必须单点接地,不论是一层还是二层屏蔽。因为单点接地的静电放电速度是最快的。 但是,以下两种情况除外: 1.外部有强电流干扰,单点接地无法满足静电的最快放电。 如果接地线截面积很大,能够保证静电最快放电的话,同样也要单点接地。当然了,真是那样,也没有必要选择两层屏蔽。 否则,必须两层屏蔽,外层屏蔽主要是减少干扰强度,不是消除干扰,这时必须多点接地,虽然放不完,但必须尽快减弱,要减弱,多点接地是最佳选择。 比如,企业中的电缆桥架其实就是外屏蔽层,它是必须多点接地的,第一道防线,减小干扰源的强度。 内层屏蔽层(其实,大家不会买双层的电缆,一般是外层就是电缆桥架,内层才是屏蔽电缆的屏蔽层)必须单点接地,因为外部强度已经减少,尽快放电,消除干扰才是内层的目的。 2.外部电击和防雷等安全的要求。 这种情况必须要两层防护,外层不是用来消除干扰的,是出于安全的考虑的,保证人身和设备安全的,必须多点接地。 点击这里学习更多线缆技术 内层才是防止干扰的,所以必须单点接地。 屏蔽线的作用 屏蔽线的作用是将电磁场噪声源与敏感设备隔离,切断噪声源的传播路径。屏蔽分为主动屏蔽和被动屏蔽,主动屏蔽目的是为了防止噪声源向外辐射,是对噪声源的屏蔽;被动屏蔽目的是为了防止敏感设备遭到噪声源的干扰,是对敏感设备的屏蔽。 屏蔽电缆的屏蔽层主要由铜、铝等非磁性材料制成,并且厚度很薄,远小于使用频率上金属材料的集肤深度,屏蔽层的效果主要不是由于金属体本身对电场、磁场的反射、吸收而产生的,而是由于屏蔽层的接地产生的,接地的形 式不同将直接影响屏蔽效果。对于电场、磁场屏蔽层的接地方式不同。可采用不接地、单端接地或双端接地。 总结单端接地:1.屏蔽电缆的单端接地对于避免低频电场的干扰是有帮助的。或者说它能够避免波长 λ 远远大于电缆长度 L 的频率干扰。L<λ /20 2.电缆屏蔽层单端接地能够避免屏蔽层上的低频电流噪声。这种电流在内部导致共模干扰电压并且有可能干扰模拟量设备。3.屏蔽层的单端接地对于那些对低频干扰敏感的电路(模拟量电路)来说是可取的。4.连续测量值的上下波动和永久偏差表示有低频干扰。 双端接地: 1.确保到电控柜或者插头(圆形接触)的连接经过一个大的导电区域(低感应系数)。选择金属在金属上比非金属在非金属上要好。 2.由于有些模拟量模块使用了脉冲技术(例如:处理器和 A/D 转换器集成在同一模块中),建议将模拟量信号彼此间屏蔽,确保正确的等电位连接,只有在这种情况下进行双端接地。 3.通常金属箔屏蔽层的传输阻抗远远大于铜编织线的屏蔽层,其效果相差 5-10 倍,不能用作数字信号电缆。 4.偶尔的功能失灵表明有高频干扰。这是导线等电位连接无法消除的。 5.除去电缆的端点以外,屏蔽层多点接地是有利的。 6.不要将屏蔽层接在插针上,避免“猪尾巴”现象。 7.要时刻注意屏蔽层的并联阻抗应该小于自身阻抗的 1/10。电缆桥架、机械框架、其它屏蔽层或者其它并行电缆都能够使系统作到等电位。 8.如果当屏蔽层双端接地时电缆屏蔽层发热,或者屏蔽层碰到电控柜外壳或者屏蔽总线时打火,说明等电位连接不可靠。来源:电磁兼容之家

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈