越来越“热”的芯片，如何降温？

4小时前浏览31

前言

2024 年，AI 的“狂飙突进”势头不减，继 ChatGPT 之后，文生视频大模型 Sora 的推出更是让人们看到 AI 的无限可能。然而，随之而来的能耗问题也不容忽视。国际能源署（IEA）《Electricity 2024——Analysis and forecast to 2026E》的报告，ChatGPT 每响应一个请求需要消耗 2.9 瓦时，这相当于一个 5 瓦的 LED 灯泡亮 35 分钟。考虑到每天 90 亿次搜索，这将在一年内额外消耗近 10 太瓦时的电力，相当于一座小型核电站一年的发电量。而这些能源消耗的“罪魁祸首”之一，就是支撑 AI 运行的芯片。为了保证芯片的高效运行，庞大的数据中心往往需要消耗大量的电力进行冷却。根据 IEA 的报告，数据中心的电力需求主要来自计算和冷却两个方面，两者各占总电力需求的 40%左右。预计到 2026 年，全球数据中心、加密货币和人工智能的电力消耗将在 620 至 1,050 TWh 之间变动。

来源：IEA《Electricity 2024 - Analysis and forecast to 2026》

近年来，为了满足 5G、AI、汽车电子等新兴市场不断增长的算力需求，芯片的集成度不断提高，相应的功耗也随之增加。功耗增加会产品热量，当热度达到一定程度，芯片轻则宕机，重则损毁。一个直观的生活案例，这就好比我们的手机，过热会直接死机。因此芯片散热已是当今工程师的“必修课”。但为了满足便携性和美观性需求，电子设备的尺寸又必须不断减小，这就导致给散热系统留下的空间愈发有限。如何高效散热，已成为整个行业亟待解决的关键问题。

电子系统散热：

日益严峻的挑战

随着芯片制程的不断微缩，大大加剧了散热困境。按照传统散热经验，芯片的散热密度存在物理极限，每平方毫米芯片的散热能力约为 1 瓦。目前行业内的发展趋势是，进入 10 纳米以下，英特尔和 AMD 等芯片巨头纷纷采用均热片来解决发热问题。3 纳米和 2 纳米甚至是埃米时代的来临，散热将是头等大事。

在人工智能浪潮的推动下，下一代 AI 芯片，其功耗甚至超过 1 千瓦。面对如此高功耗，液冷技术成为必要的降温选择。然而，设备越热，其冷却成本也随之增加。CDCC 的统计数据显示，数据中心的制冷系统在资本支出（CAPEX）中占 20-25%，在运营支出（OPEX）中的电力成本更是占了 40%。

功耗曾经被视为软性指标，但现在已成为芯片设计中的重要考量因素。过高的热量带来的不良影响不容忽视：

性能下降：过高的温度会导致芯片性能下降，甚至出现死机、蓝屏等故障。
可靠性降低：高温会加速电子元件的老化，缩短设备的使用寿命。
安全性隐患：极端情况下，过热可能引发火灾等安全事故。
能源浪费：过多的电力消耗不仅增加了运营成本，还加剧了能源危机。

热量不仅会影响单个电子元件的性能，还会对整个电子系统的可靠性造成威胁。以现代汽车为例，在汽车电动化、智能化和网联化的发展趋势下，车内集成了成百上千个电子元件，这些元件之间相互作用产生的热量和振动，会形成复杂的热应力和机械应力场，影响设备的稳定性和可靠性。

面对日益严峻的散热挑战，以及对芯片性能提升的孜孜以求，如何在保证芯片性能的前提下，有效解决散热问题，是摆在业界面前的一项紧迫任务。

从 EDA 的角度来看，要实现精准的热分析面临着诸多挑战。首先，热量在芯片内的传播路径复杂多样，需要考虑不同材料的热导率、界面热阻等因素。其次，对于 3D-IC 等先进封装技术，需要考虑不同层次之间的热传导和散热路径，这增加了分析的复杂性和计算的负担。此外，由于热仿真的精度要求高，需要考虑如何在保证计算效率的同时，不影响分析结果的准确性。

然而，当前市场上的热分析工具往往是零散的且功能单一，工程师需要同时使用多个不同的软件和方法来完成散热设计，这增加了工程开发周期和成本，同时降低了设计的效率和一致性。传统的电子散热设计和分析工具已显得力不从心。

因此，电子行业亟需要创新的方法和工具来为芯片“降温”。这种解决方案应具备以下特点：

早期评估：在设计初期就对热解决方案进行评估，积极利用数字孪生等创新技术，避免后期返工。通过采用“左移”开发策略，即在设计早期引入热分析，我们可以更早地发现并解决潜在的热问题，从而提高产品的可靠性。
全局入手：将整个电子系统作为一个整体进行热分析，考虑各组件之间的相互作用。
统一平台：提供一个集成的设计环境，涵盖热仿真、流体仿真等多种分析功能。

Cadence Celsius Studio：

开启散热设计新时代

今年初，Cadence 以其一贯的创新精神，推出了一款真正的系统级热分析工具——Cadence Celsius Studio，它结合有限元分析（FEA）与计算流体力学（CFD）技术，为电子行业日益严峻的散热问题提供了一套全面的解决方案。作为业界首个将 AI 技术与热设计深度融合的综合性平台，Celsius Studio 打破了传统热分析工具的局限，将电热协同仿真、电子元件冷却和热应力分析整合到一个综合的平台，引领电子系统热设计迈向一个全新的智能化时代。

Cadence Celsius Studio 实现了多项突破

真正的热系统分析

在 Cadence Celsius Studio 中，热和应力的建模是通过有限元分析（FEA）来完成的，通过精细到粗略的网格设计，可以满足广泛的精度需求。在 Cadence Celsius EC Solver 中，工程师可以通过建模对流和/或主动冷却（如风扇等），来实现散热分析。

AI 驱动，实现设计优化

当今的高性能电子系统要求设计人员考虑 SI、PI 和热完整性以及电磁干扰和兼容性（EMI/EMC）等问题，多物理场分析变得至关重要。Celsius Studio 中所搭载的 Cadence Optimality Intelligent System Explorer，是一款 AI 驱动的多物理场优化软件，它突破了传统人力密集型优化流程的限制，用 AI 驱动的技术取代了传统的设计-测试-优化循环的交互流程，可对整个设计空间进行快速高效的探索，锁定理想设计。

人工智能技术的引入，为电子设计自动化带来了革命性的变革。Celsius Studio 不仅能帮助工程师在设计早期阶段发现热问题，还可提供分析和设计洞察，预测潜在的热问题，并提供智能化的优化建议，尽可能减少机械工程团队的后期设计迭代，缩短电子系统的开发迭代周期。Celsius Studio 专为大规模并行执行而设计，经过生产验证，其可在不牺牲精度的前提下，与手动、详尽、强力的参数表研究相比，生产力平均提高 10 倍。

计算流体动力学（CFD）是多物理系统分析的一个方面，它使用数值模型模拟流体的行为及其热力学特性。

打通电气工程师和机械工程师的“鸿沟”

随着 PCB 机械外壳尺寸日益减小以及 PCB 本身复杂性的增加，电气和机械工程师之间的协作对于芯片和系统的热分析和优化愈发重要。从电路板的轮廓到最终布局和布线，双方必须掌握相同的信息，彼此同步进行，并消除过程中的冗余。

为了进行这种分析，ECAD（电子计算辅助设计）+ MCAD（机械计辅助设计）的协作必不可少。MCAD 和 ECAD 之间的无缝集成曾经是导致分析速度慢的主要障碍之一。在 Celsius Studio 中，Cadence 内部的专家简化了 MCAD 和 ECAD 模型的导入过程，将之前几天的工作量大大缩短到几乎无感知的时间，使得电路板和机架内的热、应力和冷却分析变得更加高效和简便。

Celsius Studio 平台既面向电气工程师，也可以满足机械工程师的需求。对于电气工程师，Celsius Thermal Solver 可进行芯片/SoC 性能/热分析、封装和 PCB 的电热协同仿真，以及在兼顾热影响的同时进行封装/PCB 的元件摆放。对于热工程师，Celsius Electronics Cooling 提供了电子元件冷却散热分析，可通过添加散热器、风扇、通风口来缓解潜在的热问题。

多平台无缝集成，众人拾柴火焰高

Celsius Studio 的强大之处在于，可以与 Cadence 的多种实现平台无缝集成，包括 Allegro X Design Platform（用于电路板设计）、AWR Design Environment（用于微波 IC）、Virtuoso System Design Platform（用于定制/模拟电路）和 Innovus Implementation System（用于数字电路），芯片散热是一个复杂的工程性问题。Cadence 正在集结过往几十年的经验，将更多的工具整合在一起，助力热分析更加便捷。

这些多工具的见解可指导电源整体热和应力分析以及热量减少策略、布局优化以及热通孔和温度传感器布局，让电气和机械/热工程师可以在同一个环境中对设计装配流程执行多阶段分析，解决单个封装上多晶粒堆叠的 3D-IC 翘曲问题，无需对几何体进行简化或转换。

Celsius Studio 正在成为电子行业解决热设计难题的首选工具，帮助企业提高产品竞争力，加速产品创新。

通过采用 Celsius Studio，三星半导体在设计早期阶段即获得了准确的热分析结果，显著提升了 3D-IC 和 2.5D 封装的设计效率，将产品开发周期缩短了 30%。
BAE Systems 利用 Celsius Studio 在 MMIC 设计周期内实现了快速、准确的热分析，大幅提升了 RF 和热功率放大器的性能。
Celsius Studio 帮助 Chipletz 的设计团队能够及早获取详细信息，解决散热问题，并显著缩短了周转时间。在 Chipletz 工程团队开发复杂设计时，能够多次高效且详细地运行 3D-IC 和 2.5D 封装的热仿真。

总的来说，Cadence 的 Celsius Studio 为芯片、封装、电路板和终端系统提供全方位的热分析和优化提供了一种独辟蹊径的做法。

结语

Cadence Celsius Studio 的推出，为当今电子行业的发展带来了全新的机遇。通过将人工智能与传统仿真技术相结合，Celsius Studio 将帮助工程师克服日益严峻的散热挑战，加速创新产品的上市。通过提供精确的热仿真和高效的设计优化功能，Celsius Studio 将成为电子工程师的得力助手，助力他们设计出更高性能、更可靠的电子产品。

来源：Cadence楷登

Cadence与Samsung Foundry面向先进AI和3D-IC应用加速芯片创新

内容提要●Cadence 针对先进节点 SF2 全环绕栅极（GAA）推出经优化的 Cadence.AI 数字与模拟工具，旨在提高结果质量，加快电路工艺节点迁移●Samsung Foundry 的所有多晶粒集成产品均采用 Cadence 先进的 3D-IC 技术，加快了堆叠芯粒的设计和组装速度●Cadence 面向下一代 AI 设计提供广泛的 IP 产品组合和工具，助客户实现一次流片成功，缩短产品上市时间中国上海，2024 年 6 月 18 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布与 Samsung Foundry 开展广泛合作，旨在推动技术进步，包括加快 Samsung Foundry 的先进全环绕栅极 (GAA）节点上 AI 和 3D-IC 半导体的设计速度。Cadence 与 Samsung 的持续合作大大推进了业界要求最苛刻应用中的系统和半导体开发，如人工智能、汽车、航空航天、超大规模计算和移动应用。通过此次密切合作，Cadence 和 Samsung 展示出以下成果：1Cadence.AI 可降低漏电功耗，促进 SF2 GAA 测试芯片的开发：Cadence 与 Samsung Foundry 密切合作，利用 Cadence® Cerebrus Intelligent Chip Explorer 和其 AI 技术，在 DTCO 和实施中，将 SF2 GAA 平台的漏电功耗最小化。与性能最佳的基线流程相比，Cadence.AI 成功将漏电功耗降低 10% 以上。作为持续合作的一部分，双方的共同客户正积极参与使用 Cadence.AI 进行 SF2 设计测试芯片的开发。2Cadence 的背面实现流程获得了 Samsung Foundry SF2 认证：在 Cadence 和 Samsung Foundry 的通力合作下，完整的 Cadence 背面实现流程已获得 SF2 节点认证，可用于加速先进设计的开发。完整的 Cadence RTL-to-GDS 流程（包括 Genus™ Synthesis Solution、Innovus™ Implement System、Quantus™ Extraction Solution、Pegasus™ Verification System、Voltus™ IC Power Integrity Solution 和 Tempus™ Timing Signoff Solution）现已增强以支持背面实现要求，如背面布线、纳米 TSV 插入、布局和优化、签核寄生参数提取、时序和 IR 分析以及 DRC。Cadence 背面实施流程已经在一个成功的 Samsung SF2 测试芯片得到了验证，证明该流程已准备就绪并可供使用。3Cadence 与 Samsung Foundry 合作为 Samsung Foundry 的多晶粒产品提供解决方案：Cadence Integrity™ 3D-IC 平台适用于 Samsung 的所有多晶粒集成产品，其早期分析和封装感知功能现能兼容 Samsung 的 3DCODE 2.0 版本。此外，Cadence 和 Samsung 还利用各种差异化技术扩大多晶粒合作，如使用 Cadence Celsius Studio 进行热翘曲分析，使用 Cadence Pegasus Verification System 进行系统级电路布局验证。Cadence 还为 Samsung 提供封装 PDK 支持，利用 Allegro X 系统缩短设计时间。该系统与 Integrity 3D-IC 平台相结合，可优化封装设计流程。4Cadence.AI 的 Virtuoso Studio 流程成功部署，用于模拟电路工艺迁移：在 AI 驱动的 Virtuoso Studio 中，基于目的的例化映射可快速重定向原理图，而 Virtuoso Studio 先进优化平台中的电路优化帮助 Samsung 将 100MHz 振荡器设计从 14nm 工艺迁移到 8nm 工艺，使周转时间缩短 10 倍。此外，FinFET 到 GAA 模拟设计迁移参考流程可供双方的共同客户使用，且实验结果非常成功。5Cadence mmWave RFIC 设计流程成功用于 14RF 电路设计流片：Cadence 和 Samsung 成功完成了一个 48GHz 功率放大器设计的流片，证实可实现对强大、完整系统参考流程的硅验证。该流程利用 Cadence EMX Designer 进行快速建模和自动生产版图，创建无源器件。利用 EMX 3D Planar Solver 进行全设计 EM 提取，利用 Voltus XFi 和 Quantus 进行 EM/IR 分析，确保集成电路满足严苛的指标要求，利用 Pegasus 进行 DRC/LVS 签核，AWR VSS 则为执行初始系统级预算和版图后验证提供无缝环境。合作客户可以放心地利用这一流程，及时向市场推出卓越的设计。6Cadence Pegasus Verification System 已通过 Samsung Foundry 4nm 和 3nm 工艺技术认证：通过与 Samsung Foundry 合作，Cadence 的物理验证流程得到优化，能够帮助使用 Samsung Foundry 先进节点的共同客户达到签核准确度和运行时间目标，缩短产品上市时间。Pegasus 系统现已通过 Samsung Foundry 多个先进节点的认证，这些节点已经过客户的验证并投入生产，同时还提供简化的全包式许可支持。Pegasus 系统作为 iPegasus 集成到 AI 驱动的 Cadence Virtuoso Studio 中，实现了设计中签核质量 DRC 和版图实现中的交互式金属填充，将周转时间最多缩短 4 倍。7Cadence IP 产品组合在先进的 Samsung 节点上提供全面的行业解决方案：●Cadence 基于 Samsung SF5A 构建的最新 IP 包括业界卓越的 112G-ULR SerDes、PCIe® 6.0/5.0、UCIe™、DDR5-8400、DDR5/4-6400 内存和 USB 2.0 PHY IP，为客户提供完整的平台解决方案●Cadence 基于 Samsung SF5A 的 PCIe 6.0 PHY IP 已成功通过 PCIe 5.0 x8 合规性认证，并展示了与其他 PCIe 5.0/6.0 系统和测试设备的无缝互操作性，进一步展示了其 PCIe 解决方案的成熟度●Cadence 正在进一步加强与 Samsung Foundry 的合作，不断突破性能极限，为 Samsung SF4X 和 SF2 上的 GDDR7 设计先进的内存 IP，并通过这一新的内存标准帮助重塑 HPC/AI 行业。8Cadence 的先进验证技术可应对 AI 设计复杂性：Samsung Foundry 在 SF3 中应用了 Cadence 的先进验证技术，如 Palladium Enterprise Emulation System、JasperC、STG 和 Xcelium ML，以应对日益复杂的 AI 芯片，并达到上市时间要求。“Samsung 是一家典型的 chips-to-systems 公司，我们很荣幸能够与其合作开发这项技术，帮助双方的共同合作伙伴设计下一代智能系统”，Cadence 高级副总裁兼定制 IC 与 PCB 事业部总经理 Tom Beckley 说道，“AI 与现代加速计算的超融合需要强大的硅基础设施。有了这些新的 AI 驱动的、经过认证的设计流程和标准化解决方案，我们的共同客户可以放心地针对 Samsung 先进节点进行设计工作，实现他们的设计和上市时间目标。”“Samsung 与 Cadence 密切合作，共同推进技术发展，帮助双方客户高效地向市场交付具有竞争力的设计”，Samsung Electronics 副总裁兼晶圆代工设计技术团队负责人 Sangyun Kim 表示，“在我们的共同努力下，客户能够利用 Samsung 的最新工艺和技术创新，突破最先进的 AI、超大规模计算和移动 SoC 设计的极限。” 来源：Cadence楷登