首页/文章/ 详情

CAE工程师如何“暴打”设计工程师

5月前浏览1996
   
点击蓝字,关注我们    

        上周和一个从业CAE多年的行业大牛聊了聊,他和我讲了这些年他工作上遇到的各种奇葩的设计工程师。


        所以今天这篇文章就来总结下,帮助各位CAE工程师在日常工作中避雷那些奇葩的设计工程师,减轻工作中不必要的负担和额外的工作量。




1、不交流不沟通的设计工程师

很多公司里的设计工程师都是喜欢单打独斗的类型,一方面是比较忙,另一方面就是确实不喜欢交流,包括自己周围的设计的同事,设计上有疑问也不会去问。


这就导致有时候他们那里数据变更了,不会及时通知到我们CAE,画了几天的网格,到最后一天要提交出去了。才来和你说数据都大改了,网格要重新画,白白浪费我们的工作成果。


在设计中,其实产品里有很多的结构都是相互借鉴的,抄一下就完事了,但是有些设计他还抄不明白,只知道把结构拿过来放在这里,其他就不管了,最后还是CAE分析的时候才看出来问题。

这种画网格前一定要问清楚,数据还会不会变动,是不是这一版。


2、事儿多的设计工程师

有些设计就是事情多,屁大点事,屁大点改动就要找CAE分析,自己完全没有评估产品的能力。


担惊受怕,总觉得自己的设计有问题,不保险,每次改动一点都要做全方面的CAE分析。


隔三岔五就要来看分析结果,一个小时前已经打开软件给他看过应力云图,力-位移图,动图也给了。一个小后又来找你看,他动下嘴皮子,我们就要停下手头的工作,打开软件找分析结果给他看。



这种就拉黑就完事了,不用多逼逼。


3、吃经验的设计工程师

这种设计工程师是最头大的,没有设计经验,一个初版的数据就直接拿过来CAE分析,分析没过,就哪哪加强一点,然后继续分析。他这一个产品分析下来,最少也得十几轮,网格都要画好几版。最后他积攒到了设计经验,工作有了成果,产品有了创新,那功劳都是他的,遭罪的只有CAE。特别是现在一些设计想赶进度,想赶紧出成果,表现自己,一些没有画完的数据也直接丢给CAE分析。



遇到这种事,我的建议,就是要他直接给个顶配的数据过来,什么结构,材料都用最好的,我们CAE是做减法的,不是做加法的。


4、不懂法规,不懂实验分析要求的设计工程师

一些设计工程师,他不懂自己的产品要做哪些分析项,把数据丢给CAE分析,等一份分析报告,然后提交出去就完事了。具体CAE这边他们要输入什么东西也不知道。


就知道,我这边有个数据你分析下,碰到这种设计,我只能说,你算什么东西?



不是骂人,就真的是在问他。


5、事后诸葛亮,不懂装懂的设计工程师

有时候给设计看分析结果,有些工况没过,就是和他说下。他说,我知道这肯定过不了。


这个时候我心里就想骂人了,你知道不会过,还来分析个得儿,浪费我计算资源。


然后他身后的领导发话了,啊啊,这里结构怎么能用这个呢,这个肯定过不了啊,然后他们两人开始演了,各种甩锅。



我的内心:我知道你们不懂,但是不要装好吗,太假了


以上就是帮大家总结的各种需要避雷的设计工程师,感谢大家观看。在工作中,大家还遇到过什么坑爹的设计工程师呢,欢迎留言评论分享哈。


     
     

来源:FEAer
材料
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2024-07-14
最近编辑:5月前
FEAer
本科 | CAE工程师 到点就下班的CAE打工人
获赞 74粉丝 105文章 87课程 2
点赞
收藏
作者推荐
未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈