《数字电子技术》之第四章 组合逻辑电路(完结篇)

这是程序的解释！

输入信号初始化：用initial 语句进行初始化，该语句中的代码块只执行一次。

用always语句实现信号在仿真过程中的电平变化。always在仿真过程中将被多次执行，always后面最好只有一条语句。

建议好好看看老师推荐的书籍中的第八章！

此书已经共享多次！

然后再看这一章！

后续还要学习数据流行为建模！

此时，老师也是经过了两个小时的学习！同学们更需要长时间的看书学习哦。接着看美女学生的讲解视频。经历了失败和成功，肯定会有成就感！

看看老师的讲解过程！

错误查找过程很辛苦，但找到了就会很开心！以反引号 ` 开始的某些标识符是 Verilog 系统编译指令（如`timescale 1ns/1ps）。编译指令为 Verilog 代码的撰写、编译、调试等提供了极大的便利。注意：打出反引号`是要在英文输入状态！

实际情况！

时延导致的竞争冒险！

冒险：两个输入端的信号取值的变化方向是相反时，如门电路输出端的逻辑表达式简化成两个互补信号相与或者相或，由竞争而可能产生输出干扰脉冲的现象。

典型的组合逻辑电路！

这种编码器也有一些实际的应用场景：

1. 存储器选择器：在存储器系统中，需要选择特定的存储单元进行读取或写入操作。四线二线编码器可以用于将存储单元的地址编码成两位二进制数字，然后将其用作存储器的选择信号。这种编码器可以用于RAM、ROM等存储器芯片的地址选择。

2. 数码显示器控制：在数码显示器控制电路中，四线二线编码器可以用于将数字信号编码成数码管的控制信号。例如，将四位二进制数字编码成两位BCD码（Binary-Coded Decimal），然后通过编码器将其转换为适合数码管显示的控制信号。

3. 错误检测和校正：在通信系统或数据传输系统中，需要进行错误检测和校正。四线二线编码器可以用于将输入数据编码成特定的格式，以便在接收端进行错误检测和校正。例如，通过使用哈姆ming码或其他纠错码，可以将输入数据编码成两位二进制数字，然后发送到接收端进行校验。

4. 控制逻辑：在数字逻辑电路中，需要进行各种控制和逻辑操作。四线二线编码器可以用于生成控制信号或逻辑操作的输入信号。例如，将四个逻辑输入编码成两位二进制数字，然后根据编码结果执行相应的逻辑操作或控制行为。

综上所述，四线二线编码器在数字系统中有着广泛的应用，可以用于地址编码、数码显示控制、错误检测和校正以及控制逻辑等方面。

1. 数字信号的编码：在数字电路中，信息通常以数字信号的形式表示。而不同的应用场景可能需要不同的信号编码格式。例如，计算机内部使用的数据表示形式、通信系统中的调制方式等，都需要特定的编码格式来表示信息。编码器就是用来将原始的数字信号转换为这些特定格式的关键设备之一。
2. 信号的压缩与优化：编码器可以通过特定的编码方式来对信号进行压缩和优化。通过合适的编码算法，可以将原始信号表示成更简洁、更有效的形式，从而节省存储空间、减少传输带宽，并提高信息传输的效率和可靠性。
3. 数据传输与处理：在数字通信系统中，编码器通常用于将数字信息转换成合适的传输格式。例如，在数字通信中，常用的编码方式包括差分编码、曼彻斯特编码、格雷码等。这些编码方式可以增强信号的抗干扰能力、提高数据传输的可靠性，同时也可以简化接收端的解码过程。
4. 应用领域：编码器在数字电路中有着广泛的应用，涵盖了多个领域，如通信系统、计算机网络、图像处理、音频处理等。在每个领域中，编码器的设计和选择都会根据具体的需求和应用场景进行优化。
5. 编码器的种类：根据不同的应用需求，编码器可以分为多种类型，如数字信号编码器、音频编码器、视频编码器等。每种类型的编码器都有特定的设计原则和技术特点，以适应不同的应用场景。

1. 地址译码：在存储器系统或I/O接口中，需要将输入地址译码成特定的存储单元或设备。二四线译码器可以用于将两位二进制地址译码成四个输出线路，然后将其用作存储器的选择信号或设备的使能信号。

2. 数码显示器驱动：在数码显示器控制电路中，二四线译码器可以用于将两位二进制数字译码成适合数码管的控制信号。例如，将两位BCD码（Binary-Coded Decimal）译码成适合数码管显示的控制信号，以便实现数字的显示。

3. 逻辑门输入选择：在数字逻辑电路中，可能需要根据不同的逻辑条件选择输入信号。二四线译码器可以用于根据两位二进制输入选择四个逻辑门中的一个，并将其作为输出信号。这种应用可以用于实现多路选择器或逻辑函数的实现。

4. 状态控制：在控制系统中，二四线译码器可以用于将两位状态编码成四个输出信号，用于控制不同的状态或操作。例如，将两位二进制状态译码成四个控制信号，用于控制机器人的运动或工业设备的操作。

Multisim14.0！安装过程演示！

之前提过！

本章开始学习行为方式建模！

在Modelsim里面演示一遍吧！

这个语法知识和C语言稍有差异！

Verilog 中的 case 语句和 C 语言中的 switch 语句有一些相似之处，但也存在一些重要的差异。

语法形式：Verilog 中的 case 语句是一种组合逻辑的语句，用于根据某个信号的取值选择不同的执行路径。它的基本语法如下：

case (expression)

  value1: statement1;

  value2: statement2;

    ...

  default: default_statement;

endcase




C 语言中的 switch 语句是一种选择结构的语句，用于根据某个整型表达式的值选择不同的执行路径。它的基本语法如下：










表达式类型：Verilog 中的 case 语句的表达式可以是一个任意宽度的信号（比如 reg、wire），也可以是一个整型常量。每个 case 分支的值可以是信号的取值，也可以是常量。如果分支的值是一个范围，Verilog 会自动展开为对应的单个值。C 语言中的 switch 语句的表达式必须是整型或字符型的，不能是浮点型或其他类型。

默认分支：在 Verilog 中，可以选择性地使用 default 分支来处理未覆盖的情况。如果没有匹配的分支，并且没有提供 default 分支，Verilog 不会执行任何操作。在 C 语言中，default 分支是可选的，但通常建议提供一个默认分支以处理未匹配的情况。

不同分支执行：在 Verilog 中，一旦匹配到一个分支，将执行该分支及其以下所有语句，除非在分支末尾使用 break 类似的语句来显式跳出 case 语句。在 C 语言中，一旦匹配到一个分支，只会执行该分支后面的语句，然后退出 switch 语句，除非在分支末尾使用 break 语句显式跳出 switch 语句。

总的来说，虽然 Verilog 中的 case 语句与 C 语言中的 switch 语句有一些相似之处，但它们在语法形式、表达式类型和执行方式等方面存在一些重要的差异。

修订记录

20240210 完成初稿；

20240414 修订内容；