首页/文章/ 详情

实例分析ESD电磁兼容问题

6月前浏览1473

本文摘要:(由ai生成)

本文通过实例分析了电子产品在设计中如何防范ESD伤害。智能手表因ESD损坏电容导致反复开关机,通过替换电容和增加GND露铜解决;USB接口外壳ESD干扰敏感信号致黑屏,通过固定PIN并远离敏感信号解决;屏幕朝下时ESD导致黑屏,修改SPI协议解决;USB GND PIN注入ESD致概率性关机,增大电容容值、改进FPC走线解决;屏幕朝下ESD接触放电致TP失效,确保TP接地解决。这些案例为电子产品设计提供了ESD防护的实用策略。


第2169期


ESD对于很多电子产品是一个致命硬伤,如何设计好产品的ESD,是需要花很多时间和精力来研究的。下面通过几个实例来和大家一起分享下。


某智能手表在侧键附近打ESD后出现反复开关机现象    

根据反复重启的时间判断,类似于长按Power键。检查Power_On信号,发现已经被持续拉低,Power_On信号的原理图如下:

为了降成本,位置1并没有贴TVS管,而是用一个电容代替,电容的耐压值是25V。失效的机器,这个电容已经短路,可以判断ESD进入壳体,直接打坏了位置1的电容。

如果把位置1的电容耐压提高到50V,能抗的ESD枪数量会增多,但最终还是会坏。这个项目不是防水的,密封性做得很差,所以才有问题。

【解决方法】
把位置1的电容换成TVS管,或者位置1不要贴任何东西,在位置2放一个1nF的电容。靠1K电阻+1nF电容来吸收ESD能量。

另外,在侧键的FPC附近,增加了GND露铜区域,引导ESD先进入GND。这也是一种低成本的解决方法,如果ESD能量足够大,实测几乎可以把1K电阻打坏。

某智能手表在USB接口外壳打ESD造成黑屏死机问题    
充电口是Micro-B型USB接口,接触放电±10KV,会出现黑屏,死机,闪屏等现象。

抓死机Log,没有发现什么端倪。

将USB信号逐个引出,VBUS,D+,D-都没有出现问题,打ID管脚,会出现类似现象。打GND,会很低概率出现类似现象。遂将问题定位到ID管脚,和GND上。

仔细检查USB接口附件的Layout,问题如下:

1、USB_ID管脚是悬空的。

2、在L3和L6层,靠近USB接口,有与屏相关的敏感信号。

悬空的ID管脚是知名威胁,静电积累到一定程度,肯定会对周围放电,二次放电的威力更大。

USB周围的有敏感信号,在打ESD时,附近的GND电平瞬间局部抬高,尤其是看到USB接口的屏蔽壳跟表层相连,周围没有非常多的过孔打到内层GND,这更加重了GND局部电平的提高,这会干扰到这些敏感信号,导致死机,黑屏,闪屏问题。

【解决方法】
USB的固定PIN以及GND PIN,只接主GND,不要每一层都接GND。MIPI,LCD_TE,LCD_RST远离USB接口。

某智能手表屏幕朝下,打后壳会黑屏    
这是一个SPI接口的显示屏,问题比较简单,一个偶然的机会发现是SPI信号中,CS线被软件强制拉低,且一直处于低的状态,这样是不行的。

实测将CS线的行为改成符合SPI协议,只在传输数据时拉低,这个黑屏的问题解决了。


某智能手表在USB的GND PIN上注入接触-8KV静电,会概率关机    

首先抓取了Log分析,没有发现什么线索。

直接拆开整机,在主板的不同地方的GND,注入ESD,统计关机的次数,得出一个简单的规律,只有在靠近电池BTB的地方,才会大概率出现,初步判断是ESD干扰了电池周围的信号。

电池BTB周围的信号有D+,D-,VBUS,MIPI,BAT_ID,BAT_THERM等,逐个在这些信号上,注入小两级的ESD,比如±2KV,有些信号会导致PMU损坏,有些会导致死机。只有BAT_ID信号会出现关机的现象。

关机有两种可能,一是内部软件流程关机,二是电池突然掉电。尤其是第二种,往往很容易忽略。因为某些情况下,ESD注入两枪,立即就出现了关机现象,这很像是电池掉电了。

电池掉电有两种可能,一是电池保护板保护机制生效,切断了供电。二是Vbat到PMU的通路被打断。排查了主板上的器件,Vbat的通路经过的都是一些模拟器件,可能性比较小。

我们直接从主板VBAT飞线,连接到程控电源上,再打ESD的时候,发现就不会关机了。这进一步说明,在注入ESD时,是电池本身没有输出了。


电池保护板的原理图如下:

在图中GND上注入+8KV,没有问题,因为右边的TVS吸收了大部分能量,由于正向导通,钳位电压较低(小于4.4V),电池保护板没有触发保护机制。但是如果注入-8KV,TVS管开始反向钳位,瞬间的钳位电压较高(大于4.4V),超过电池起保护电压,电池触发保护机制,MOS管U2断开,导致关机。下图是TVS管的钳位特性,也能佐证这个结论。

注意电池保护板的保护IC,是判断C1两端的电压,来决定是否起保护的。所以要解决这个问题,需要增大C1的容值。实测将C1增大到1uF,关机的概率明显降低了。

降低了,但没有彻底解决问题,肯定还有其他原因。这个原因是先猜出来,然后试验验证的。

上文提到只有BAT_ID信号会出现关机的现象。所以猜测静电耦合到了ID管脚,进入PMU导致关机。

下面是这次电池保护板的走线,ID的走线与GND有较长的耦合长度,GND上的瞬间能量能很快耦合到这根线上,最终直接进入到PMU。


虽然主板上ID走线也跟GND有很长的耦合距离,但是主板上的GND与Vbat之间有TVS钳位,GND的电压不至于跳变太厉害,也不会耦合很多能量到ID线上。反而是电池FPC上的GND电平跳动最大,ID线在FPC上耦合的能量更多。

FPC改版成如下样式,ID和GND基本没有重叠区域,能量也不会耦合到ID管脚上,再也没有出现过关机问题。

屏幕朝下,ESD接触放电后壳,TP失效    
经检查,确定是TP IC被打坏。没有仔细分析IC损坏的原因,因为发现TP FPC背后的双面导电胶太弱,根本没有粘到GND上。TP没有很好接地,导致了这个问题。

只要TP接地良好,就肯定不会出现TO IC失效问题。




来源:电磁兼容之家
电源电磁兼容电子试验
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2024-04-27
最近编辑:6月前
电磁兼容之家
了解更多电磁兼容相关知识和资讯...
获赞 20粉丝 123文章 2008课程 0
点赞
收藏
作者推荐

通讯接口RS485的电磁兼容设计方案

本文摘要:(由ai生成)本文介绍了RS485接口防雷电路设计方案,从原理图、PCB、结构和线缆四个方面进行详细阐述。通过合理选择和配置共模电感、滤波电容和防雷元件,优化PCB布局,确保防护器件和滤波器件靠近接口并紧凑整齐,同时考虑连接器的屏蔽搭接和信号针脚定义,以及线缆的屏蔽层设计和走线原则,旨在提高RS485接口的EMC性能,减少电磁干扰,确保通信可靠性。该设计方案综合考虑了电路、布局、结构和线缆等多个方面,为实际应用提供了有效的指导。 第2170期一.原理图设计方案 1. RS485接口6KV防雷电路设计方案图1 RS485接口防雷电路 接口电路设计概述: RS485用于设备与计算机或其它设备之间通讯,在产品应用中其走线多与电源、功率信号等混合在一起,存在EMC隐患。 本方案从EMC原理上,进行了相关的抑制干扰和抗敏感度的设计,从设计层次解决EMC问题。 电路EMC设计说明: (1) 电路滤波设计要点: L1为共模电感,共模电感能够对衰减共模干扰,对单板内部的干扰以及外部的干扰都能抑制,能提高产品的抗干扰能力,同时也能减小通过429信号线对外的辐射,共模电感阻抗选择范围为120Ω/100MHz ~2200Ω/100MHz,典型值选取1000Ω/100MHz; C1、C2为滤波电容,给干扰提供低阻抗的回流路径,能有效减小对外的共模电流以同时对外界干扰能够滤波;电容容值选取范围为22PF~1000pF,典型值选取100pF;若信号线对金属外壳有绝缘耐压要求,那么差分线对地的两个滤波电容需要考虑耐压;当电路上有多个节点时要考虑降低或去掉滤波电容的值。 C3为接口地和数字地之间的跨接电容,典型取值为1000pF, C3容值可根据测试情况进行调整; (2) 电路防雷设计要点: 为了达到IEC61000-4-5或GB17626.5标准,共模6KV,差摸2KV的防雷测试要求,D4为三端气体放电管组成第一级防护电路,用于抑制线路上的共模以及差模浪涌干扰,防止干扰通过信号线影响下一级电路;气体放电管标称电压VBRW要求大于13V,峰值电流IPP要求大于等于143A;峰值功率WPP要求大于等于1859W; PTC1、PTC2为热敏电阻组成第二级防护电路,典型取值为10Ω/2W;为保证气体放电管能顺利的导通,泄放大能量必须增加此电阻进行分压,确保大部分能量通过气体放电管走掉; D1~D3为TSS管(半导体放电管)组成第三级防护电路,TSS管标称电压VBRW要求大于8V,峰值电流IPP要求大于等于143A;峰值功率WPP要求大于等于1144W; 接口电路设计备注: 如果设备为金属外壳,同时单板可以独立的划分出接口地,那么金属外壳与接口地直接电气连接,且单板地与接口地通过1000pF电容相连; 如果设备为非金属外壳,那么接口地PGND与单板数字地GND直接电气连接。 二. PCB设计方案 1. RS485接口电路布局 图1 RS485接口滤波及防护电路布局 方案特点: (1)防护器件及滤波器件要靠近接口位置处摆放且要求摆放紧凑整齐,按照先防护后滤波的规则,走线时要尽量避免走线曲折的情况; (2) 共模电感与跨接电容要置于隔离带中。 方案分析: (1) 接口及接口滤波防护电路周边不能走线且不能放置高速或敏感的器件; (2) 隔离带下面投影层要做掏空处理,禁止走线。 2. RS485接口电路分地设计 图1 RS485接口分地设计 方案特点: (1) 为了抑制内部单板噪声通过RS485接口向外传导辐射,也为了增强单板对外部干扰的抗扰能力,在RS485接口处增加滤波器件进行抑制,以滤波器件位置大小为界,划分出接口地; (2) 隔离带中可以选择性的增加电容作为两者地之间的连接,电容C4、C5取值建议为1000pF,信号线上串联共模电感CM与电容滤波,并与接口地并联GDT和TVS管进行防护;且所有防护器件都靠近接口放置,共模电感CM置于隔离带内,具体布局如图示。 方案分析: (1) 当接口与单板存在相容性较差或不相容的电路时,需要在接口与单板之间进行“分地”处理,即根据不同的端口电压、电平信号和传输速率来分别设置地线。“分地”,可以防止不相容电路的回流信号的叠加,防止公共地线阻抗耦合; (2) “分地”现象会导致回流信号跨越隔离带时阻抗变大,从而引起极大的EMC风险,因此在隔离带间通过电容来给信号提供回流路径。 三. 结构设计方案 1. RS485连接器与机体的搭接 图1 矩形连接器设计 矩形连接器RS485的搭接方式: 屏蔽连接器与屏蔽体之间的缝隙中装屏蔽材料(导电布或者不锈钢簧片),保证缝隙的屏蔽效能,这种屏蔽材料需要按照屏蔽连接器的形状定制加工,一般推荐导电布材料;或者在做机体的模具时,连接器的开孔做内嵌处理,增大连接器与机体间的接触面积,提高屏蔽效能。搭接方式如上图: 2. RS 485信号针脚定义 图2 RS 485信号 RS485连接器信号针脚定义 (1) 若是单组RS485信号,那么选择相邻的两个针脚作为差分信号; (2) 若是多组RS485信号在同一个连接器内,那么每组信号间要定义一个地针脚来相互隔离。如上图所示: 四. 线缆设计方案 1. RS485连接器与电缆的搭接 图1 矩形连接器 电缆与矩形连接器RS485的搭接: (1) 屏蔽电缆的屏蔽层要求与金属连接器进行360°的搭接;搭接方式如上图: (2) 屏蔽电缆屏蔽层要避免出现单独的“尾巴”现象。 2. RS 485信号组线 图2 RS 485信号 电缆设计: (1) RS 485信号电缆采用网状编织屏蔽层的屏蔽方式,且网状编织层编织密度要求不小于90%; (2) 内部组线时,差分电缆采用双绞传输,双绞绞距一般为信号电缆线径的3倍;组线方式如上图所示: (3) 电缆两端需要增加磁环处理,磁环内径与电缆的外径要紧密结合,尽量选择厚长型的磁环。 走线设计: (1) RS 485电缆走线时要求远离其他强干扰源,如电源模块; (2) 电缆走线最好单独走线或与其他模拟以及功率线缆保持10cm以上距离,切不可与其他线缆一起混合捆扎。来源:电磁兼容之家

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习 福利任务 兑换礼品
下载APP
联系我们
帮助与反馈