硬件工程师《运放秘籍》仪表放大器Multisim仿真专项来了

详细信息

作者优秀: 优秀教师/意见领袖/博士学历/特邀专家/独家讲师
平台推荐: 内容稀缺

7月前浏览6075

本文摘要（由ai生成）：

这是一篇由仿真秀专栏作者工程师看海创作的关于硬件设计的文章。在文章中，作者介绍了自己的背景和专业领域，并分享了自己在过去一年中完成的两件硬件设计相关的大事。接着，作者详细介绍了自己的原创书籍《硬件设计指南》和原创视频课程《运放秘籍》，并强调了运算放大器在硬件设计中的重要性。最后，作者介绍了自己的课程安排，并针对不同人群提供了相应的学习建议。

导读：今天给读者朋友推荐一位硬件设计专家，仿真秀专栏作者-工程师看海，他是《运放秘籍》系列视频优质内容创作者、畅销书《硬件设计指南从器件认知到手机基带设计》作者，前小米硬件工程师，国际人类脑图谱会员，985毕业，多次参与千万级别项目研发，任职世界500强，仿真秀优秀讲师、知乎、CSDN、电子星球知名博主。专注于硬件、软件设计分享，前沿技术剖析，他将在仿真秀平台为用户提供硬件设计仿真视频教程，定制培训和技术咨询等服务，欢迎关注工程师看海仿真秀专栏。

一、写在文前

大家好，我是仿真秀专栏作者-工程师看海。在过去的2023年，我完成了硬件设计内容创作的2件大事。

其一，我的原创书籍《硬件设计指南》已经成功上市。全书一共分六个章节，涉及到常用的元器件、基本的电源架构、模拟信号处理、信号完整性基础、手机电路设计、测试与仪表。涵盖的知识点广而精，实在是入门硬件设计的优秀书籍。欢迎大家订阅和交流。

其二，我要做中国用心的运放培训视频！我的原创视频课程《运放秘籍》第一部开天“通用运放基础课程”正式上线了。目前已有300+名学员学习，且好评不断。这部视频70小节、12小时的原创教程，都是我平时工作、学习的宝贵心得体会，看过的同学深有体会。

在我看来，运算放大器是一门很钻的技术方向，需要系统性学习，简单几句话很难讲清楚。我计划把《运放秘籍》分四部进行系统详解：

第一部-开天，通用运放基础。
第二部-辟地，仪表放大器专项。
第三部-法天，信号、电路与系统新说。
第四部-象地，运放的进阶应用。

目前第一部-开天，通用运放基础已完结。第二部-辟地，仪表放大器专项视频课程，于2024年3月在仿真秀官网和APP进行完整上线，并为学员提供VIP群交流服务和学习资料，详情见后文。

二、差分放大电路的缺点，你知道几个？

1、差分放大器结构

话不多说，直接干货，图1是差分放大电路的基本结构，由一个运算放大器和4个外围匹配电阻组成，常用来进行电流检测或差分信号放大，差分放大器有几个固有的弊端，如果不了解这些弊端，将影响我们的电路设计，看看这些弊端，你知道几个？（本文整理自看海的原创视频课程《运放秘籍》第二部：仪表放大器专项，详见后文）

图1 差分放大电路

2. 差分放大器弊端一：输入阻抗低

差分放大器的输入阻抗非常低，这与它的匹配电阻相关，而且差分放大器两个输入端的阻抗并不对称。怎么计算两个输入端的输入阻抗呢？

如图1 中，计算Vi-的输入阻抗时，我们只看Vi-，忽略Vi+，参考图2 左图。此时的电路是一个反相放大的结构，由《运放秘籍》前期课程可知，反相放大电路的输入阻抗就约等于输入电阻R1。

图2 差分放大输入阻抗计算

计算Vi+的输入阻抗时，我们只看Vi+，忽略Vi-，参考图2 右图。此时的电路类似一个同相放大的结构，Vi+是被R1和R2分压后再被同相放大的，Vi+经过R1和R2到地，因此，Vi+的输入阻抗大约是电阻(R1+R2)的值。

我们做下输入阻抗的仿真，见图3 ，Vi-的输入阻抗是1KΩ，Vi+的输入阻抗是11KΩ，与我们前文分析的一致，详细仿真方法参考《运放秘籍》完整内容。

图3 差分放大输入阻抗仿真

差分放大器的输入阻抗不但低，而且两个输入端的阻抗并不对称，如果连接到差分放大器的信号源的两个引脚源阻抗不匹配，也会降低CMRR，这就是差分放大电路的二：共模抑制比低。

3、差分放大器弊端二：共模抑制比低

差分放大器最完美的状态是图1电路中的两个R1完全相等、两个R2完全相等，然而，我们无法找到两个阻值一模一样的电阻，常见的电阻也有1%的误差。这会使得电阻失配，将大大降低共模抑制比CMRR。

图4 中，我们简单体会下差分放大器的CMRR，左边仿真图中，电阻是完全匹配的，输入的共模信号是0.1V@50Hz，此时输出是10uV，也就是说0.1V的共模输入信号被转换成了10uV的输出信号（虚拟运放模型的CMRR是100dB），换句话说就是，在外围电阻完全匹配的情况下，差分放大器的CMRR并不是无穷大，这受限于运算放大器。