高速接口PCB布局指南（三）高速差分信号布线（一）

高速接口PCB布局指南（三）高速差分信号布线（一）

1.差分信号间距

2.高速差分信号规则

3.差分对的对称性

4.差分信号对之间的串扰

tips：资料主要来自网络，仅供学习使用。

1.差分信号间距

为了尽量减少高速接口实现中的串扰，信号对之间的间距必须至少是布线宽度的五倍。此间距称为 5W 规则。对 于计算出的布线宽度为 6mil 的 PCB 设计，高速差分对之间至少需要 30mil 的间距。此外，在整个布线长度上要 与任何其他信号保持最低 30mil 的禁止距离。如果高速差分对与时钟或周期信号相邻，则要将此禁止距离增大到 至少 50mil，确保适当隔离。有关高速差分对信号间距的示例如图所示：

2.高速差分信号规则

请勿在任何高速差分信号上放置探头或测试点。

请勿在晶振、振荡器、时钟信号发生器、开关电源稳压器、安装孔、磁性器件或使用/复 制时钟信号的集成电路(IC)下方或附近布置高速布线。

BGA破孔后，使高速差分信号远离SoC，其原因为内部状态变换时产生的高电流瞬变难以滤除。

如有可能，在PCB的顶层或底层(与接地层相邻)布置高速差分对信号。TI不建议对高速差分信号进行带状线布线。

确保将高速差分信号布置在距离参考平面边缘≥90mil的位置。

确保将高速差分信号布置在距离参考平面中的空洞至少 1.5W(计算出的布线宽度 × 1.5)的位置。当高速差分信号上的 SMD 焊盘有空洞时，此规则不适用。

在 SoC BGA 迂回布线之后维持一致的布线宽度，以避免传输线路中存在阻抗失配现象。

最大限度地减小差分对之间的间距。

3.差分对的对称性

将所有高速差分对对称布置并使其互相平行。在封装迂回布线和布线至连接器引脚时，会自然而然地偏离这一要 求。这些偏差必须尽可能短，并且封装破孔必须在封装的 0.25 英寸范围内进行。

4.差分信号对之间的串扰

在包含多个高速接口的器件中，避免这些接口之间的串扰很重要。为了避免串扰，请确保在封装迂回布线之后和连接器端接之前，每个差分对未布置在另一个差分对的 30mil 范围内。

来源：CSDN  小幽余生不加糖