自举电容-充电回路的补充说明及风险问题解析

大家好，我是硬件微讲堂。这是我的第82篇原创文章。为避免错过干货知识，

上周四，有同学在微 信群里问同步Buck和flyback自举电容相关的问题，二火没玩过flyback，只能说说同步Buck相关的内容。我就找了一篇2022年3月份发过的一篇文章《同步Buck芯片的自举电容原理解析》丢在群里。

   

不祥的预感

   

   

说时迟，那时快！脑子里突然有一种不好的感觉：好像有哪里不对，哪里有问题。这种不好的感觉一直萦绕着我。

经过这两天的反思，我终于找到答案了。原来是2022年3月份公 众号上发的第一篇关于异步Buck自举电容的文章《3句话，让你了解自举电容的工作原理！》里面有错误的地方。去年有一位同学提醒过，但是时间久了，我给忘记了。

不知道看过的同学有没有发现里面的问题。感兴趣的同学，可以先行去看下这篇文章（文末点击“原文链接”），思考下哪里有问题，再回来看这篇。

   

先说问题

   

   

我反复翻阅《3句话》这篇文章，后3小节是重点，分别讲了充电回路、浮地驱动和持续到通。这里没问题，问题处在充电回路的细节描述上。

如上图，这里的Cboot充电回路 和 电感放电回路，单独来看都没有问题。但是放在一起，就有问题了。因为二极管D1是单向导通，如蓝色箭头，在D1导通时，A点电位为负值，如-0.7V。此时SW的B点同样也是-0.7V，这样D2是不会导通的，除非D2的阴极电压更低，这是不符合逻辑的。

但红色箭头这个充电回路没有问题，是真实存在的，只是需要满足一定条件才启用，这里并没有讲清楚。红色箭头的路径并不是Cboot充电的唯一路径，这里也没有讲清楚。下面我们展开讨论下。

   

一般情况

   

   

问题既然指出来，那正确的该是怎样的呢？

如上图所示，一般情况下，在上管关断的Toff阶段，下管续流，Cboot充电回路如红色路径所示。注意，这里我说的是通常情况，自然也有“非一般”情况。

   

非一般情况

   

   

上面提到的“非一般”情况，是什么情况呢？

当Vin和Vout电压将近，SW占空比接近100%，这意味着在一个开关周期内，上管的Ton占据绝大部分时间，Toff非常短，这样下管导通时间极短，Toff阶段Cboot充电的能量小于Ton阶段Cboot消耗的能量。如此一来，自举电容Cboot上的电压会持续下降。当Cboot电压下降至上管驱动电路的UVLO门限值时，上管被迫关断，结束电感的充电；接着下管会导通，电感放电。

如果是仅仅这样，那还好，顶多就是输出电压Vout不够，达不到预定的值。但实际情况往往更恶劣！

上管被迫关闭后，下管导通，电感放电，Vout下降，此时又会给Cboot充电，Cboot上的电压回升。在经历的Toff后，Cboot电压又大于UVLO，上管驱动电路工作，上管导通，Vout又上升……如此循环往复，Vout反复振荡，直至Cboot的电压完全低于UVLO，Vout才停止振荡。

   

如何解决

   

   

上面Vout反复振荡的问题已经出来了，如何避免这种情况出现？

TI这颗异步Buck LMR16006给出的解决方案是增加自举电容的电压监控，当Cboot的电压低于UVLO（如3V）时，强制关闭上管，并将内部集成一个小MOS导通，用于补充Cboot的电量。

我翻译的不一定有你理解的好，详细的可以看下Datasheet上的描述。

所以，下图这个Cboot充电回路是有用的，但不是一直启动，是在满足一定条件下被触发。这个条件就是Cboot电压低于UVLO。而引发这个条件的诱因之一是：当Vin和Vout电压将近，SW占空比接近100%。

注意，这里我说的是诱因之一，其他诱因也会触发。其他的情况具体是什么，这里不做展开，同学们可以自行研究。

当Cboot电压高于UVLO时，Cboot的充电回路还是按照“一般情况”来走。

一通分析下来，我还有个疑问：框图这里D2的存在，我怀疑有问题。这个作为开口项，我需要再确认下。

   

总  结

   

   

今天先聊到这里，梳理下今天讨论的内容：

① 先说明前面文章存在的问题；

② 更正“一般情况”下Cboot的充电回路；

③ 针对“非一般”情况，说明可能存在的风险，并结合芯片Datasheet给出解决方案；

④ 明确开口项问题。