[经验分享]应用CST软件进行PCB的电源完整性PI仿真分析（一）

电源完整性（Power Integrity）是指保持嵌入式系统中的电源和接地安全、稳定、噪声低以及符合设计要求的规范的能力。电源完整性问题主要来自高速芯片和高速信号引发的快速信号转换、大量功耗产生的电磁兼容干扰以及信号与电源的耦合。电源完整性问题如电源噪声、电源波动、交叉耦合等问题会导致系统性能下降和系统稳定性问题。

在电源完整性设计中，需要进行对电源和地线的布线、散热、PCB板中信号与电源之间的耦合、电源滤波、数模混合信号互相干扰等方面的考虑。

电源完整性设计的目标一般是通过调整电源路线的布局、增加电源分布式滤波并减少噪声，并使用对地电感器、防地回路的方法减少地回路噪声。电源完整性检查工具可以在设计阶段快速进行电源完整性的分析，以提前 预测潜在的电源完整性问题，制定适当的解决方案。

在现代高速电子设备的设计中，电源完整性问题已经成为了影响系统性能的重要因素。因此，进行电源完整性设计及分析对于确保电子设备的稳定性和可靠性非常重要。

电源完整性三个需求

1，使芯片引脚的电压涟波比规格要小一些（例如电压和1V之间的误差小于+/-50 mV）。

2，控制接地反弹（也称为同步切换噪声SSN、同步切换输出SSO）。

3，降低电磁干扰（EMI）并且维持电磁兼容性（EMC）：电源分布网络（PDN）是电路板上最大型的导体，因此也是最容易发射及接收噪声的天线。

下面小编来介绍下应用CST去进行PI电源完整性的仿真流程，以ARM Cortex-A9的架构，IMX6系列的Demo板为例。

新建CST仿真项目

（1）打开CSTSTUDIO SUITE

（2）点击左边“Newand Recent”

（3）新建PCB仿真

导入PCB文档

(1)Home/点击Import/Export下拉菜单/EDA Import

(2)点击进去，在Import layout对话框选择Cadence（Allegro/APD/SiP)

(demo板的layout的格式是.brd）.

持续更新ing。。。。。。