案例分析：总电压采样电路中使用MOS作为开关的问题
今天分享一个案例吧，就是使用高压MOS作为分压电阻开关时的一些问题。
在总电压采样中使用高压MOS作为开关的常用原理简图如下：R1、R2为分压电阻，ADC通过采集R1上面的电压来计算总压；其中NMOS的位置和一般用法不同，它的S级没有直接接地，而是接到了采样电阻R1上；R3、R4为NMOS的驱动分压电阻。
以ST的高压MOS（型号为STD3N95K5AG）为例，如下图（来自于ST官网）：其VDS可最高承受950V的电压。
我们选用MOS作为开关时，一般会查看其驱动的门限电压，如下图：VGS(th)在3V~5V之间，所以驱动电压要＞5V。
另外，为了尽量减小其导通时的电阻，避免造成采样误差，我们希望MOS管处于饱和导通的状态，所以其驱动电压最好大于米勒平台电压，大概为8.5V。（关于米勒平台这里有挺多内容的，实话讲，我也掌握得不全面）
除此之外，还有一个地方容易忽略，就是采样电阻R1上面的分压，假如其在全电压范围内的分压最大为5V，那么MOS的驱动电压也要把此部分计算进去，即最小的驱动电压为8.5V+5V=13.5V。
MOS管与三极管不同，它是电压驱动型，但并不意味着其G、S两端不需要消耗电流，只是一般将MOS作为数字开关时这个基本没有影响；但是在今天这个应用中IGS是不能被忽略的，下图中给出了此MOS的最大IGSS：为±10uA，这个其实已经很大了。
具体地，如下图所示：这个电流IGS也会流经采样电阻R1，必然会造成R1上的采样误差，尤其在高温情况下，IGS会增大，造成采样误差也随之增加；这个误差是不能避免的，只能尽量去降低，一种解决方法是降低NMOS的VGS驱动电压，调整到既能完全导通MOS、又能满足精度要求的电压点。
这个是指MOS管在未导通时（VGS=0），DS两端的漏电流；此型号MOS的IDSS如下图所示，高温下漏电流可达到50uA。
它的影响在于当我们未驱动MOS管导通时，由于IDS漏电流的存在，导致R1上面是有压降的，此时会采集到一个电压，但此时理论上电压应该为0V，这样就产生了矛盾，严重时会造成误判，例如当继电器后端的电压采样点，当继电器未闭合时，不应该采集到电压。
著作权归作者所有，欢迎分享，未经许可，不得转载
首次发布时间：2023-08-26
最近编辑：1年前
