高性能选频滤波器的设计

在宽频的产品设计中，高性能选频滤波器是方案设计的选择，那么如何设计高性能滤波器呢？

1、选频调谐、跳频滤波器

（1）变容二极管

使用变容二极管可以方便地改变滤波器的通带频率，控制简单，占用面积小，采用背对背结构，串联容值减半，再并联等同变容二极管，维持单管容值。

lLNA之前，低插损

电调谐滤波器结构

                   调谐滤波器电路

        30MHz处S21（red）、S11（blue），BW-0.5dB=0.45MHz

lLNA之后，可以高插损

为降低复杂度，两级选频滤波器也可以设计一样，带外抑制稍弱。但，高插损换来高抑制，抗干扰能力会更强。

Ø电路网络变换

T型结构用诺顿变换，可以看出LC是通过电感部分接入到源端或负载端的，这样相当于将源或负载的阻抗从50W变换到50*(L₁+L₂)/L₁，即降低了源或负载阻抗对LC回路Q值得影响，使滤波器的相对带宽可以做到较小，确保有较高的带外抑制。

T-π诺顿等效变换

调谐滤波器（5% BW）

调谐滤波器S21（red）、S11（blue）

变容二极管的缺点：1、P1dB低，非线性明显，单管P1dB≈5~7dBm，背靠背P1dB≈7~10dBm。

变容二极管调谐

变容二极管的结电容用数学表达式拟合，取3次多项式

变容二极管结电容等于v=V_t+V_RF，流经变容二极管电流i_VD= V_RF/X_c(jω)=jωC(v)* V_RF。

Ø单管

那么，

上式表明，通过变容二极管的电流除了基频分量，还有2次，3次，4次，等高次分量，高次分量产生谐波，3次分量还会产生3阶互调。

Ø背靠背双管

VD₁与VD₂背靠背，V_t加载在VD₁与VD₂两端、RF电压互反相，若两变容二极管特性一致，则-V_RF1=V_RF2=V_RF2/2，V_t1=V_t2=V_t。

总RF电流i_VD=- i_VD1 +i_VD2

Ø结论：背靠背对改善寄次失真无帮助，只改善二次谐波。由于每个变容二极管的P1dB压缩点相等（增益压缩对电压敏感），而且电压同相，电压同相叠加增加一倍，故总P1dB增加6dB。

（2）开关电容

开关电容矩阵采用数字开关，用N位控制字，产生2^N种电容值，对应种2^N调谐曲线，如果每个Δf取一个频点，覆盖RF带宽f_H-f_L，则频点数(f_H-f_L)/Δf，曲线的-1dB带宽必须大于Δf，在Δf内的所有信道就可以共用一个调谐曲线。2^N≥(f_H-f_L)/Δf。

电容以2为权值，1C、2C、4C、8C、16C、32C、64C、128C……等。开关电容切换时间短，跳频迅速，采用2阶带通滤波器可以做到较好的通带平坦度。

l宽带滤波器，BW-1dB≥5MHz，用于功放推动级输出，降低宽带噪声。

Ø跳频滤波器的结构

开关电容跳频滤波器

宽带跳频滤波器

π-T转换化简

带宽≥5MHz滤波器S21（red）、S11（blue）

随着频率的升高，电容值C变小，Q值降低，带宽增大，使过渡带抑制下降，为改善这种不利情况，当带宽增大到一定值时，调整shunt电感值（由PIN二极管切换，容易做到），使带宽维持在5.5~8MHz。

                    高端

               高端S21（red）、S11（blue）

通过修改电容值调节频率。

                    高端

           高端终点S21（red）、S11（blue）

3、插损问题

（1）PIN二极管内阻

PIN二极管的导通电阻对回路Q值影响很大，使滤波器的插损增加，为降低导通电阻，采用多个PIN二极管并联。

         PIN切换电容

 电容级联PIN后插损S21（red）、S11（blue）

  将电容拆成固定电容与可变电容并联

  将电容拆成固定电容与可变电容并联后插损S21（red）、S11（blue）

电容串联PIN二极管后，Q急剧下降，将分解为固定电容（略小于回路最小电容值）与可调电容并联，LC回路电容综合Q值明显提升，插入损耗减小。将可调电容改为N位权电容（PIN作为开关）并联后，PIN二极管的等效串联电阻呈并联形式，损耗电阻减小，提升了LC回路的Q值。当权电容较大时，通过该电容的RF电流较大，将PIN二极管改为2个或多个并联，降低损耗。

              将电容改成N位权电容

     将电容改成N位权电容后插损S21（red）、S11（blue）

（2）切换电感

Ø切换方法

Shunt电感的切换，采用如下方法，以减小PIN二极管导通内阻的影响。接入电感值在L₃与L₃//L₄之间切换。

              Shunt电感切换

中间级耦合电感切换，采用如下方法，以减小PIN二极管导通内阻的影响。接入电感值在L₂与L₂//L₄之间切换。

                 中间耦合电感切换

Ø插损

由于输入、输出端采用部分接入（1/n），回路内电流减小（1/n），串联电阻上消耗的功率下降1/n²，使插损减小。

l无PIN串联电阻损耗，33nH//18nH≈12nH。

          未串联PIN等效电阻的原理图

          未串联PIN等效电阻点S21（red），S11（blue）

l串联PIN串联电阻1W损耗

                 串联PIN等效电阻

       串联PIN等效电阻S21（red），S11（blue）

比较上面2个截图的S21，串联1W电阻插损只增加了0.1dB，若串联0.5W电阻，插损几乎没有明显增加。

l结论：采用并联切换电感（33nH//18nH代替12nH）带来的插损远小于串联切换电感（12nH+22nH代替33nH）。

4、搭配问题

Ø前端LNA输入采用：低损耗（<2.5dB）、窄带调谐滤波器；

Ø功放推动级输出采用：中等损耗（<3.5）、带宽宽带跳频滤波器；

Ø功放后采用：低损耗（<1dB）、谐波跳频滤波器。