集成电路的电磁兼容性分析与设计研究

电磁兼容EMC（Electromagnetic Compatibility）是指设备或系统在所处的电磁环境中能正常工作且不对该环境中任何其他事物构成不能承受的电磁干扰的能力。

经过这几十年半导体技术的不断发展，集成电路（IC）的规模不断扩大，从1947年第一只锗晶体管在贝尔实验室诞生，1961年第一片包含了4只晶体管的硅集成电路产品出现，之后集成电路按照摩尔定律每12个月晶体管的数量翻一番发展，规模从SSI、LSI、VLSI、ULSI到现在一片芯片上包含上亿只晶体管，形成片上系统（SoC）；集成电路的工作频率越来越高，频率带宽从1 MHz迅速提升到1 GHz；集成电路的应用范围也越来越广，渗透到整个社会的各个角落。然而，随着电子设备数量的逐渐增加，功能的不断增强以及应用领域不断扩展，电磁环境越来越复杂[1]，电磁干扰问题日益突出，作为电子设备或系统必不可少的组成部分——集成电路能否在这样的电磁环境中安全的工作，并且不对其他器件或设备造成干扰，即集成电路自身的电磁发射和抗干扰问题，已成为集成电路设计、制造业关注的课题。本文将着重对集成电路的电磁兼容性进行研究，包括电磁兼容的基本理论、集成电路电磁兼容性的基本概念以及满足电磁兼容要求的设计方法。

1 电磁兼容的基本理论

1.1 基本概念

电磁兼容主要研究的是如何使在同一环境下工作的各种电气电子系统、分系统、设备和元器件都能正常工作、互不干扰，达到兼容状态[2]。在某种程度上也可以说是研究干扰和抗干扰的问题。电磁兼容分为电磁干扰和电磁敏感度。

电磁干扰EMI（Electromagnetic Interference）是指任何能中断、阻碍、降低或限制电子设备有效性能的电磁能量。电磁干扰按干扰的类型分为传导干扰和辐射干扰；按频带分为宽带和窄带干扰。传导干扰又分为共模干扰和差模干扰；辐射干扰也分为共模干扰和差模干扰。

电磁敏感度EMS（Electromagnetic Susceptibility）是指存在电磁骚扰的情况下，电子设备或系统能够不降低其运行能力的性能。敏感度越高，其抗干扰能力越差。

图1给出了电磁兼容性包含的内容。设备的电磁兼容性包含了两方面，一方面，设备要有抗电磁干扰的能力，即具有能够在电磁干扰的环境中正常工作的能力；另一方面，设备工作中自身产生的电磁骚扰应在一定水平之下，不能对同处于一个电磁环境中的任何事物构成不能承受的电磁骚扰。衡量一种电子设备抗电磁干扰能力的指标为抗扰性和敏感度。抗扰性是指在存在电磁骚扰的环境下，电子产品具有不降低其运行性能的能力。敏感度是指电子产品受电磁干扰而被中断或破坏趋势的估量，它是由抗扰性不足引起的。电子产品对外界环境产生的干扰定义为电磁发射，即从源向外发出电磁能的现象。而这里的“发射”与通信学科中的“发射”含义是不太相同的，它既包括传导发射，又包括辐射发射。

1.2.1 电磁干扰源

电磁干扰源是客观存在的，是指产生EMI的组件、器件、设备、系统或自然现象。在一个微控制器系统里，时钟电路通常是最大的宽带噪声发生器，而这个噪声被分散到了整个频谱，随着大量的高速半导体器件的应用，其边沿跳变速率非常快，这种电路可以产生高达300 MHz的谐波干扰。

1.2.2 耦合路径

耦合路径指把能量从干扰源耦合（或传输）到敏感设备。根据耦合路径的不同，干扰可分为传导干扰和辐射干扰。传导干扰是通过导线进行传播的，如果一条导线在一个有噪声的环境中经过，这条导线通过感应将接收这个噪声并将它传递到电路的其他部分，比如噪声通过电源线进入系统。传导干扰方式必须在干扰源和感应设备之间有完整的电路连接，干扰信号沿着连接电路传递到敏感器，发生干扰现象，传输电路导线、供电电源、公共阻抗、接地平板、电阻、电感、电容和互感元件等。辐射干扰是通过“场”进行传播的，每个电路都共享的电磁场，当电路改变时，就会产生电磁波，这些电磁波能耦合到附近的导体中并干扰电路中的其他信号。在集成电路设计中常见的辐射耦合有：大电流变化引起的电磁场经导线感应耦合形成的干扰；平行导线高频信号之间的感应以及高频信号与周围靠近的信号线之间的感应耦合形成干扰。在实际工程中，两个设备之间的干扰通常包含多种途径的耦和形式。

1.2.3 敏感设备

敏感设备是指受到电磁骚扰源发射的电磁能量的作用时，会受到伤害的人或其他生物，以及会发生电磁危害，导致性能降低或失效的器件、设备或系统。在数字电路中，临近信号最容易受到电子干扰的影响，比如复位信号和中断信号等；模拟的低级放大器、控制电路和电源调整电路也很容易受到噪声的影响。

通过分析电磁干扰产生的三要素，可知消除电磁干扰要从去掉或隔离电磁干扰源、阻断耦合路径、提高设备的抗干扰能力3个方面入手，即很容易得到抑制电磁干扰的方法：一是设法降低电磁波辐射源或干扰源；二是设法切断电磁耦合路径；三是降低敏感设备的敏感度。

2 集成电路电磁兼容性分析

集成电路在电子设备的电磁兼容性方面起着非常重要的作用。通常，集成电路是产生信号和噪声干扰的根源。将提供给它们的直流电源通过发射或耦合转换成高频电流、电压，产生辐射，同样它们自身也是受害者。一个典型电子系统的所有元器件当中，IC是最容易受到过流和过压损害的，即使它们没有被毁坏，耦合到输入端和电源端的噪声也会使这些IC发生故障。由此可以看出，IC是EMC的根源，要提高电子系统的电磁兼容性，必须首先从根源入手，即在进行IC设计时就要考虑到EMC问题。

集成电路的电磁兼容问题可分为芯片内部EMC和芯片外部EMC两大类。片内EMC是指同一芯片内一个电路或一些电路所产生信号或噪声干扰其他电路的工作。片外EMC是指IC所产生的信号或噪声影响芯片外的器件或电路，或者是IC的正常工作受到外部电路信号的干扰。

2.1 片内EMC问题

最常见的两种片内EMC问题是串扰和同步开关噪声。当一个电路中的电压或电流无意地耦合到另一个电路中时，就产生了串扰。如果耦合足够强，耦合的信号还会影响被 干扰电路接收到的信号幅度，从而引起电路故障或使其功能异常。

2.1.1 串扰

串扰可以定义为来自邻近信号通路对某个信号通路的干扰，也可以描述为有意信号或噪声对一个信号的耦合情况[4]。它通常用dB表示，即

如上所述，在集成电路中，一般有3种导致串扰的耦合机制：公共阻抗、电场耦合和磁场耦合。集成电路设计中可以通过遵循布线的基本准则以及根据各种耦合机制及其产生的条件采取相应的解决措施，同时跟踪每个信号的电流路径和电压是非常重要的[5]。比如，对于公共阻抗耦合，其产生的条件是低频率和低阻抗，可以采取隔离电流路径、减小公共路径阻抗等方法；对于电场耦合，其产生条件是高频率和高阻抗，可以采取分离电路，用地导体隔离电路，减小信号电压等措施。

2.1.2 同步开关噪声

同步开关噪声是由于在一个集成电路中各种电路共享同一个电源分布总线产生的。当一个电路从电源总线吸纳电流时，在总线上会产生一个小的电压降。电源总线上的这个电压降会影响与总线相连的所有电路。同步开关噪声可以通过在IC上提供低阻抗电源分布总线来减小。高速VLSI设计也使用芯片上的去耦电容来防止同步开关产生的问题。芯片上的去耦电容是连接在VDD和VSS之间的电容，为附近电路同时切换所需电流提供暂时的电荷来源。

2.2 片外EMC问题

片外EMC问题通常有传导耦合、电场耦合、磁场耦合和辐射场耦合4种类型。（1）传导耦合。传导耦合进或出集成电路最明显的途径是封装引脚或引线。（2）电场耦合。当一个电压跨过一个器件，引起两个外导体上出现电压时，就发生了电场耦合。通常，当金属物体（如散热片或电缆）非常靠近芯片封装表面时，这类耦合就会发生。（3）磁场耦合。当器件的封装内包含高频电流环时，能量也能够通过磁场耦合出器件。器件内电流环的磁通量可能会连接到器件外的电路环上。可以采用使功率和信号环路面积尽可能小的方法来将磁场耦合减到最小。（4）辐射场耦合，指电磁能量通过空间转移，空间距离一般大于几个波长。集成电路器件的辐射，实际上是指噪声耦合出集成电路，然后被其他东西辐射出去。通过提供更好的芯片上或封装上的去耦，可以减小从电源端子吸入的高频电流，从而能够减小噪声源的幅度[6]。

3 集成电路电磁兼容性设计方法研究

集成电路电磁兼容性的研究不仅涉及集成电路自身的电磁发射、抗扰动测试和设计方法研究，而且有必要和集成电路的应用相结合，将强制性标准对设备和系统的电磁兼容要求结合到集成电路的设计中，使得更易于设计出符合标准的最终产品。

目前，集成电路的工作频率已达到吉赫兹，上升、下降时间仅为几皮秒。高传输速率以及电路复杂性的增加，使得如果设计不合理，IC将会产生较大的电磁发射和传导发射，同时抗扰动能力也会下降，致使现代电子产品将无法满足EMC要求，这也是当前集成电路设计工程师们所面临的难题：要求集成电路既具有低的电磁发射，又具有高的抗干扰能力。根据上述对集成电路设计所提出的要求，本文列出了下面几种集成电路电磁兼容性设计方法。

3.1 降低集成电路电磁发射的设计方法

元件的电磁发射与制造工艺、封装、开关门数、I/O口和数字同步核心模块等的参数有关。减小电磁发射最重要的是要控制供电通路的阻抗，具体的措施如下。（1）减小寄生电感。（2）采用合适的电源策略。（3）增加去耦电容，已证明增加大的嵌入电容（1 nF~50 nF）可以有效地减小辐射发射。嵌入大电容的方法是：在最大耦合作用的每个电源和地环路的上方放置片上去耦电容，并且在布线通道下面的空间连上结电容，通常薄栅介质电容或金属-绝缘体-金属电容可以产生大电容（几纳法）。（4）电源线、地线上增加小的串联电阻。（5）核心电路模块和I/O区分开，并独立供电。（6）采用异步设计。来自数字电路的噪声与该模块是同步设计的本质有关，可以通过控制时钟信号波形，扩展频谱来减小电路的电磁发射，另一种方法是集成电路核心模块采用异步设计，异步电路所产生的电磁辐射比同步电路要小得多。（7）仔细设计外部和芯片的版图。例如，采用双绞线的差分输出信号产生的电磁发射（EME）较低，且不易受EME的影响。（8）直接在电路或封装级采用吸收材料，比如采用铁氧体，特别是频率在300 MHz以上发射频谱包络可以减小3 dB~20 dB。

3.2 提高集成电路抗扰动度的设计方法

提高集成电路的抗扰动度，即减小集成电路的电磁易感性（EMS）。整流/泵、寄生元件、电流及功耗太大是EMS的4个最主要干扰效应。将EMS效应减到最小的主要办法如下。（1）通过特殊的设计可以提高集成电路的抗扰动能力，如施密特触发器。（2）采用差分电路拓扑和版图设计使电路设计匀称，避免可能出现的整流现象。在频率范围为1 MHz~10 MHz，这种方法可以将电路的抗扰电平从1.5 V提高到5 V；（3）通过滤波限制进入敏感器件的频率范围；（4）采取高共模抑制比（CMRR）和电源抑制比设计（PSRR）也可以使电路免受整流干扰，并保持内部节点阻抗低且所有敏感节点都在片上。（5）采用保护器件将大于所要求的EMS抑制电平的部分钳位掉是很重要的。（6）异步电路、增加片上电容也可以改善电路的抗扰度[6]。

对于微电子学行业来说，集成电路电磁兼容性的描述已经成为一个非常重要的主题。实际上，如果不对集成电路电磁辐射及抗扰度方面进行深入研究，就很难满足电子设备电磁兼容性方面的要求。随着工作频率及芯片复杂度的不断增加，具有低电磁辐射和高抗干扰度的集成电路设计研究具有非常重要的意义。