高分辨率LCD及相机面临的电磁干扰(EMI)敏感性

随着无线市场的继续发展，下一代手机将拥有更多的功能特性，例如带多个彩屏(每部手机至少有两个彩屏)以及百万像素以上的高分辨率相机等。

仍旧受紧凑设计趋势的推动，实现高分辨率LCD及相机将使设计者面临多种挑战，其中一个主要设计考虑便是这些新模块对电磁干扰(EMI)的敏感性。

对于目前流行的许多手机(尤其是翻盖型手机)来说，彩色LCD或相机CMOS传感器通过连接在手机(上下)两个主要部分之间的柔性或长走线PCB与基带控制器相连。

一方面，该连接线会受到由天线辐射出的寄生GSM/CDMA频率的干扰。另一方面，由于高分辨率CMOS传感器及TFT模块的引入，数字信号工作于更高的频率上，从而使该连接线会像天线一样产生EMI/RFI或可能造成ESD危险事件。

总之，在上述两种情况下，所有这些EMI及ESD干扰均会破坏视频信号的完整性，甚至损坏基带控制器电路。

为抑制这些EMI辐射并保证正常的数据传输，可考虑实现几种滤波器解决方案，这可通过使用分立阻容滤波器或集成的EMI滤波器来实现。

EMI及ESD噪声抑制方法

如果考虑到板空间、手机工作频率上的高滤波性能以及保存信号完整性等设计约束，目前已知的解决方案正在达到其技术极限。

分立滤波器不能为解决方案提供任何空间节省，而且还只能提供针对窄带衰减的有限滤波性能，故大多数设计者目前都在考虑集成的EMI滤波器。

在配有高分辨率LCD及嵌入式相机的手机中，信号是通过特定频率(取决于分辨率)从基带ASIC被传送至LCD及内嵌的相机上。

视频分辨率越高，数据工作的频率亦越高。迄今为止，一般数据工作在大约6至20MHz的频率上，且分辨率的竞赛还会促使相机模块制造商继续将此频率提高至40-60MHz。

为适应数据速率的增加且不中断视频信号，设计者必须选择考虑了理论建议的低电容的滤波器，即：滤波器截止频率(1/2πRC)必须大约为时钟频率的5倍。

在目前的无线终端中，对于30至60万像素的相机模块来说，时钟频率大约介于6至12MHz之间。故建议将滤波器(上下)截止频率选择在30至50MHz范围内。很多滤波器解决方案都遵循此理论建议，但随着分辨率的提高以及时钟频率超过40MHz，滤波器截止频率必须处于200MHz范围内。因此，可预见一些滤波器解决方案正在达到它们的极限。

试验给出了几种滤波器电容值与截止频率的对照，以及时钟兼容性。这表明低电容滤波器是最适合高频率、高速数据信号传输的解决方案。

不过设计者知道，在滤波电容值与GSM/CDMA频率上的衰减特性之间存在着无法解决的折衷问题。低电容结构会影响滤波器的高频性能，且目前大多数低电容滤波器都不能在900MHz频率上提供优于-25dB的衰减性能。显示了EMI滤波电容对GSM频率衰减的影响。

除对滤波性能有影响外，低电容滤波器还会影响ESD性能。考虑到较低的二极管电容可显著减少ESD浪涌能力，故在良好衰减、ESD性能及低电容滤波器结构之间找到最佳折衷极具挑战性。

性能改进后的低电容EMI滤波器

为满足以低电容滤波器实现但同时保持高滤波性能这种矛盾的要求，某半导体公司开发出在900MHz频率上具有高频衰减特性并采用超低电容结构的新一代EMI滤波器。

这些基于IPAD技术(集成有源、无源器件)的新型EMI滤波器，采用了带集成ESD保护的标准PI滤波器结构。图表示一种带串联电阻及电容的基本滤波器单元配置。

这种新型低电容结构用来提供200MHz范围内的截止频率，可支持时钟频率超过40MHz的数据速率。

尽管二极管电容已被极大地减少至8.5pF，但它能提供出色的滤波性能，即在大约900MHz的频率范围内衰减特性优于-35dB。

图显示采用此滤波器基本单元架构的S21参数指标。图中显示在900MHz频率上具有35dB的衰减特性，这是一种通过17pF线电容集成EMI滤波器来达到的空前性能。

除滤波功能外，集成输入齐纳二极管还能抑制高达15kV的空中放电ESD冲击，达到了IEC61000-4-2第4级工业标准所要求的性能水平。

高速数据兼容性

为了不扰乱视频信号，新型低电容滤波器在设计时采用了经过优化的线电容值，以支持时钟频率高于40MHz的芯片组。

这种结构对数据信号上升、下降沿只有很小的影响，且器件输入、输出间几乎没有什么延时。

用最大2.8V、1ns的信号对输入Rt(10-90%上升沿)及 Ft(10-90%下降沿)进行仿真，结果表明，由滤波器引起的延时(输出与输入信号之差)不超过1ns。可以肯定，即使对于高分辨率LCD或相机应用，也能完全保持数据的完整性。

图显示了工作于40MHz频率上的3V视频信号分别通过高、低电容滤波器的传输情况比较。可以发现，高电容结构所引起的延时是低电容结构的5至6倍。在这种情况下，信号输出电压不能被正确地接收。

高集成解决方案

与分立设计相比，使用设计成带层叠凸点的倒装芯片封装型集成EMI滤波器，可简化PCB布局并节省高达80%的板面积。

结果表明，线集成率(PCB面积/线数)大约为0.6。这意味着这些新型滤波器可以每线占去0.6mm2的PCB面积来提供EMI功能及ESD保护。

建议该新型滤波器系列采用4、6及8条“PI”线配置来提供设计灵活性并满足大多数高速数据线设计要求。其PCB面积占用分别为2.4mm2、3.7mm2及5.0mm2，故几乎可完全采用传统的SOT323塑料封装。

半导体公司的新型低电容EMI滤波器支持4、6及8线配置，每一种配置均包含侧接有齐纳二极管的RC滤波网络。100欧姆的串联电阻与17pF的线电容值被用来达到在0.8MHz至2GHz范围内最小30dB的衰减。器件的低电容意味着它们能被用于下一代时钟频率超过40MHz的LCD显示器及相机传感器。