PCB层叠阻抗如何计算

在进行PCB的层叠阻抗时，我们通常要按照常规的设计，或者提前跟板厂确定好各种参数，因为每个板厂的core 、PP都不一样。

以下面最简单的外层单端阻抗计算为例

外层单端：Coated Microstrip 1B

下面是双面板单端阻抗为50ohm的计算方法（板厚0.8mm）

substrtate 1 height           H1: 介质厚度（PP片或者板材，不包括铜厚）

substrtate 1 dielectric       Er1: PP片中的介电常数（板材为4.5，P片为4.2)

low trace width                 W1: 阻抗线上线宽（客户要求的线宽）

upper trace width             W2: 阻抗下线宽（W2=W1-0.5mil）

trace thickness                  T1: 成品铜厚（一般为1OZ=35um=1.35mil）

coating above substrate   C1: 基材的绿油厚度（一般按0.8mil制作）

coating above trace          C2: 铜皮或者走线上的绿油厚度(一般为0.5mil）

coating dielectric              CEr: 绿油的介电常数（按3.3mil计算）

impedance                        Zo: 上面计算出来的理论阻值

下面是比较实用的一个例子，重要的事情讲三遍！！！

举个6层PCB层叠，差分走线线的计算方法

6层板，优选方案3，可用方案1，备用方案2、4；

对于6层板，优先考虑方案3.优先布线层S2（stripline）,其次是S3、S1,主电源及其对应的地布在4、5层，层厚设置时，增大S2之间的间距，缩小P-G2之间的间距（相应的缩小G1-S2层之间的间距），以减小电源平面的阻抗，减少电源对S2的影响，方案3：减少了一个信号层，多了一个内电层，虽然可供布线的层面减少，但是该方案解决了方案方案1和方案2共有的缺陷，

优点：

1. 电源层和地线层紧密耦合;

2. 每个信号层都与内电层直接相邻，与其他信号层具有有效的隔离，不易发生串扰；

3. signal_2（inner_2）和两个内电层GND(inner_1)和POWER(inner_3)相邻，可以用来传输高速信号，两个内电层可以有效的屏蔽外界对signal_2的干扰和signal_2对外界的干扰；

在成本要求比较高时，可采用方案1.优选布线层为S1,S2，其次是S3和S4,

方案1：采用了4层信号层和2层内部电源/地层，具有较多的信号层，有利于元器件之间的布线工作。

缺陷：

1. 电源层和地线层之分隔较远，没有充分的耦合；

2. 信号层signal_2和signal_3直接相邻，信号隔离性不好，容易发生串扰。

与方案一相比，方案2保证了电源、地平面相邻，减少了电源钻孔，但S1、S2、S3、S4全部裸 露在外，只有S2有较好的参考平面。

对于局部少量信号要求较高的场合，方案4比方案3更合适，它能提供极佳的布线层S2;

层叠结构采用方案三 （SGSSGS），板厚1.0mm，层叠顺序和厚度参数如下：