看了自己2018年2月画的PCB和现在2019年7月画的PCB,不多说了 不多说了 不多说了上图
2018年2月
2019年7月
大家可以明显看到第一块板子简直就是惨不忍睹。
说几点PCB设计注意事项和自己的感想:
布局时要注意器件之间的间隔;
众所周知,晶振相当于板子的“心脏”尽量靠近芯片,由于是投板,所以走线是10mil很细,肯定可以将板子补开,不要怕布不开;
预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离, 两相邻层的布线要互相垂直, 平行容易产生寄生耦合。
布线要从核心器件开始布线,注意电源线与地线应尽可能呈放射状,以及信号线不能出现回环走线;
振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;
其次电源线要粗一点,信号线可以相对稍微细一点,电源线尽可能的宽,不应低于 18mil ;信号线宽不应低于 12mil ;cpu入出线不应低于 10mil(或 8mil);线间距不低于 10mil ;
横线可以走顶层,竖线可以走底层,这样可以减少覆铜时出现死铜;
众所周知的是在电源、地线之间加上去耦电容.
要好好放撕印层,我上面这块板子撕印就没有放好,要以此为戒;
所有 IC元件单边对齐,有极性元件极性标示明确,同一印制板上极性标示不得多于两个方 向,出现两个方向时,两个方向互相垂直;
还有很多布局布线的知识,我在这里就不一一阐述,有一份pdf,如果有需要可以发送邮箱,小刚我发给你们。
欠缺:ADC,DAC的SMA距离过近,撕印层不够整齐,排针撕印未标识,JALINK有原理图有一条线有误,电源线3.3V和5V有一条线距离过近!