干货：使用Cadence仿真差动放大器

1年前浏览2866

Cadence可以实现电路图输入(Schematic Input)、电路仿真(Analog Simulation)、版图设计(Layout Design)、版图验证(Layout Verification)、寄生参数提取(Layout Parasitic Extraction)以及后仿真(Post Simulation)。

这篇文章我们来演示使用Cadence仿真差动放大器

差动放大器输入输出范围

（电路图）

（参数设置）

（仿真结果）

可以发现当VCM2不断增大时，其输入范围不断变小

差动放大器增益

当VIN1较小时，输入管1关断，导致电流源关断，输出为0，当VIN1和VIN2差值很小时，都处于饱和区，产生一个很高的增益，当VIN1比VIN2正的多的时候，ID1，|ID3|、|ID4|增大，ID2减少导致VOUT增大，最终使得PMOS2进入线性区

将VIN1，VIN2的AC magnitude都设为1

即使电路是完全对称的，输出信号也会因为输入共模变化而变差，这个缺点在全差动电路中不存在。为了合理地比较各种差动电路，必须用所需要的差动增益与不希望的共模增益的比值来衡量对共模扰动的抑制能力。

差动放大器电源抑制比

我们可以看到在低频时从VDD到VOUT的增益接近1。电源抑制比（PSRR）的定义为：从输入到输出的增益除以从电源到输出的增益。在低频时，PSRR为：

PSRR≈gmN(rop||roN)

END

作者 | 小刚

排版 | 黑小姐

图片 | 网络

参考资料 | 西安交通大学国家IC人才培养基地培养资料

*著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。

来源：集成电路小刚

寄生参数电源电路 Cadence

著作权归作者所有，欢迎分享，未经许可，不得转载

首次发布时间：2023-06-27