简易数字信号传输性能分析仪“眼图”

          

最近整理了一下本科设计的一些电路和硬件知识，对电路设计感兴趣的同学可以看看，搞电路咱是认真的！

设计一个简易数字信号传输性能分析仪，实现数字信号传输性能测试；同时，设计三个低通滤波器和一个伪随机信号发生器用来模拟传输信道。

简易数字信号传输性能分析仪的框图如图 1 所示。

图中，V1 和 V1-clock 是数字信号发生器产生的数字信号和相应的时钟信号；V2 是经过滤波器滤波后的输出信号；V3 是伪随机信号发生器产生的伪随机信号；V2a 是 V2 信号与经过电容 C的 V3 信号之和，作为数字信号分析电路的输入信号；V4 和 V4-syn 是数字信号分析电路输出的信号和提取的同步信号。

① 设计并制作一个数字信号发生器：

a）数字信号 V1 为 m 序列，其时钟信号为V1-clock；

b）数据率为 10~100kbps，按 10kbps 步进可调。数据率误差绝对值不大于 1％；

c）输出信号为 TTL 电平。

② 设计三个低通滤波器，用来模拟传输信道的幅频特性：

a）每个滤波器带外衰减不少于 40dB/十倍频程；

b）三个滤波器的截止频率分别为 100kHz、200kHz、500kHz，截止频率误差绝对值不大于 10％；

c）滤波器的通带增益 AF在 0.2~4.0 范围内可调。

③ 设计一个伪随机信号发生器用来模拟信道噪声：

a）伪随机信号 V3 为 m 序列；

b）数据率为 10Mbps，误差绝对值不大于 1％；

c）输出信号峰峰值为 100mV，误差绝对值不大于 10% 。

④ 利用数字信号发生器产生的时钟信号 V1-clock进行同步，显示数字信号V2a的信号眼图，并测试眼幅度。

2）发挥部分

① 要求数字信号发生器输出的 V1 采用曼彻斯特编码。

② 要求数字信号分析电路能从 V2a中提取同步信号 V4-syn 并输出；同时，利用所提取的同步信号 V4-syn 进行同步，正确显示数字信号 V2a的信号眼图。

③ 要求伪随机信号发生器输出信号 V3 幅度可调，V3 的峰峰值范围为100mV~TTL 电平。

④ 改进数字信号分析电路，在尽量低的信噪比下能从 V2a 中提取同步信号 V4-syn，并正确显示 V2a的信号眼图。

⑤ 其他。

1、在完成基本要求时，数字信号发生器的时钟信号 V1-clock 送给数字信号分析电路（图 1 中开关 S 闭合）；而在完成发挥部分时，V1-clock不允许送给数字信号分析电路（开关 S 断开）。

2、要求数字信号发生器和数字信号分析电路各自制作一块电路板。

3、要求 V1、V1-clock、V2、V2a、V3 和 V4-syn 信号预留测试端口。

4、基本要求①和③中的两个 m 序列，根据所给定的特征多项式 1f (x )和 2f (x )，采用线性移位寄存器发生器来产生。

5、基本要求②的低通滤波器要求使用模拟电路实现。

6、眼图显示可以使用示波器，也可以使用自制的显示装置。

采用FilterPro软件进行设计三路低通滤波器，滤波器的换挡采用继电器进行控制

滤波器由于由于衰减不少于 40dB/十倍频程所以采用二级4阶

注意这里运放采用电压型反馈运放，滤波器设计不一定拘泥于两级参数一致或者不同，可以先用Tina软件进行仿真，最后给出结果。

100K设计图，200K和500K同样的方法进行设计。

由于滤波器的通带增益 AF在 0.2~4.0 范围内可调，所以先在前级加Π型电路网络进行衰减10倍，后级再进行放大，继电器的驱动端用8050三极管驱动，防止三极管被击穿必须加上二极管进行保护。

上图为我设计的二级继电器控制图，应为有三通道信号，所以用两级继电器

板子的3D视图

滤波器的通带增益 AF在 0.2~4.0 范围内可调。

所在先通过Π型电阻网络衰减，再通过电压跟随器接入放大器，使信号放大且放大倍数可调。

再通过加法器加入噪声，噪声输出信号峰峰值为 100mV，误差绝对值不大于 10% 。

1、触发方式设为上升沿触发

2、接入时钟信号，用选择通道，用时钟信号触发

3）测试图和板子实物图