限幅器设计三部曲（一）
“ 希望这篇文章完成后，大家和我都能清楚怎么样一步一步设计好一个PIN管限幅器。”
说实话，我还没有从头到尾选过PIN二极管，都是沿用别人使用的管子，也没去深究，到底管子的参数是怎么和最终设计出来的限幅器性能相匹配的。这两天看了一些限幅器的文献资料，就在此，总结一下心得，怎样从头到尾设计一个PIN管限幅器。如有不妥之处，还望高手指出。本篇主要以理论分析以及软件仿真为主，没有实测结果，还望见谅。
我把PIN管限幅器设计分为三步：
(1)了解限幅器指标和限幅PIN管的对应关系。
(2) 去各大厂家去找管子，目标是Rs小，CT小，寄生参数小，少子寿命短，本征层厚。但不可能有管子满足所有指标，所以只能依据设计要求，来折中选择。
(3) 利用管子的SPICE模型等仿真验证
01
—
了解限幅器指标和限幅PIN管的对应关系
首先，限幅器的指标，主要有：
插损，隔离度，最大承受功率，限幅门限，限幅输出平坦功率。
其次，限幅管的指标，主要有：
结电容，正偏电流下二极管的阻值Rs，最小反向击穿电压(minimum breakdown voltage)，少子寿命，反向恢复时间(reverse recovery time).
在文献【1】中指出，PIN管在正向偏置时，主要表现为电阻；而在零或反向偏置时，主要表现为结电容。
在文献【2】中，可知，并联导纳的S参数为：
所以:
则IL/ISO=-20log|S21|
当PIN管处于正向偏置时(Z=Rs)，从输入功率到输出功率的衰减，称之为隔离度；
当PIN管处于零或反向偏置时(Z=1/jwCT)，则称为插损。
则限幅器的隔离度为：
限幅器的插损为：
这和文献【3】中Table 1上的并联类型下的公式一致。但是，这都是不考虑寄生参数的影响。由文献【4】可知，寄生电感会影响最终限幅器的隔离度。
文献【4】中指出，当PIN管并联在通路上且处于限幅状态时，输入功率会分为三部分，一部分被反射回源端，一部分通过电阻被负载吸收，一部分被PIN管吸收。而被PIN管吸收的功率即是耗散在PIN管的功率，它与PIN管结温一起，决定了PIN管能承受的最大输入功率。
与文献【5】给出的公式相符。
再结合文献【4】中的：
根据管子的最大结温(可根据要求，留有一定的降额)，即可求出管子的最大耗散功率，进而求出管子的最大承受功率。
对于限幅门限，我是这样想的：
比如说，我们将插损下降1dB的输入功率定义为限幅门限。
则可以利用上面隔离度的计算公式可以得出Rs；从器件手册上IF和Rs的曲线，可以得出IF，文献【3】中指出，
可以得出Pdiss，进而可以得出Pin，该输入功率即是限幅门限。
对于限幅输出平坦功率:
此时对应Rs基本为一恒定值，即datasheet手册上给出的值。和上面限幅门限推导方式一样，即可得到限幅输出平坦功率。
对于响应和恢复时间，严格地讲，需要保证在最大功率输入下，在该时间内泄露至输出端的功率不会毁坏后级管子。和PIN管的少子寿命性能成正比。
02
—
未完待续........
参考文献：
【1】 Bill Doherty，microsemi,PINDiode Fundamentals
【2】刘学观，郭辉萍编著 微波技术与天线
【3】Skyworks, Application Note,Design with PIN Diodes
【4】Avago, Application Note 1050,Low Cost Surface MountPower Limiters
【5】L3 Narda-MITEQ,Application Note And Short-Form Catalog,PINDIODE CONTROL PRODUCTS
来源：加油射频工程师
