JESD204B(一)

那JESD204B什么来头，为什么会被ADC厂家采纳，作为数据输出接口呢？

JESD204最初是在2006年提出，旨在代替LVDS，只支持单lane模式，如图1所示。意思是，不管有多少路ADC，最终都只有一个lane与FPGA交互，这样的话，ADC通道数越多，由于JESD204最高速率的限制，ADC的采样率也上不去。

为了让ADC能用满JESD204的最高速率，在2008年，提出了JESD204A版本，支持多个lane，如图2所示。

2012年又在JESD204A的基础上，增加了确定性时延(deterministic latency)以及提高了数据速率，即为现在厂家们广泛采用的JESD204B,如图3所示。

JEDEC在2017年12月完成了JESD204C版本的制定【1】。不过，从ADC厂家网页来看，暂时还未得到应用。

图1JESD初始版本

图2JESD204A

图3 JESD204B

那为什么，LVDS用的好好的，为啥又要用JESD204B呢？

这就得从JESD204B的一系列优点说起。

第一，JESD204B能够大幅度的减少ADC的管脚数【2】，具体见下表。

第二，JESD204B可以简化PCB布局。

采用CMOS或者LVDS时，数据位之间需要做等长处理。想象一下，如果在PCB上有144根线，需要做等长处理，那是多么大的一个挑战。而JESD204B则没有这个问题。

当然JESD204B也有其缺点，比如说：

 增加了FPGA代码的复杂性，

 可能需要额外从FPGA厂商处购买JESD204B的IP核

 由于JESD204B为串行链路，所以时延可能会比LVDS或者CMOS大

 可能需要高频材料，比如ROGERS 4350B，导致成本增加。不过，一般要用到采用JESD204B接口ADC的项目，可能对这个也不是太敏感。

所以，JESD204B接口已成大趋势，作为ADC的使用者，不得不了解一下了啊。

文献：

【1】 http://www.jedec.org/standards-documents/results/jesd204  JEDEC website

【2】ADI应用文档：MS-2374 What Is JESD204 and Why Should We Pay Attention to It?

【3】TI培训教程：JESD204B Overview April_2016.ppt