PFC功率因素基础知识
一、理解功率因素
百度一下:
功率因数是指交流电路有功功率对视在功率的比值。用户电器设备在一定电压和功率下，该值越高效益越好，发电设备越能充分利用。常用cosΦ表示。
我是这样理解的，简单地说就是用电设备对交流电网用电的使用效率。功率因素越高，效率越大，反之越低。
这个效率怎么理解呢？对于电阻负载，流过电阻的电流和电压相位一致，所以cosΦ=1；对于感性或容性负载，流过它的电压和电流总存在一定相位差Φ，cosΦ<1，其中与负载两端电压垂直的输入电流分量IsinΦ这部分不做功，在输入电源的内部和输入线路的电阻上消耗功率。
二、开关电源功率因素低的原因分析
开关电源整流桥后面一般加大电解电容，用来滤波使直流电压更加平滑。但正是因为这样，电流电压之间有一定的相位差，使功率因素降低。
加滤波电容后，只有当电容充电时，整流二极管才会导通，因此，每只整流二极管的导通角都小于180°。由于电容滤波后输出平均电流增大，而整流二极管的导通角反而减小，所以整流二极管在短暂的时间内将流过一个很大的冲击电流为电容充电，这对二极管的寿命很不利。
三、功率因素校正
功率因素校正简单地说，就是迫使交流线路电流追踪电压波形瞬时变化轨迹，并使电流和电压保持同相位。
①逐流电路
如图，C1、C2容量相同，电路特点是C1、C2以串联方式充电，以并联方式放电。设VDC峰值电压为VP。
阶段一：在交流电正半周的上升阶段，路径VDC→C1→D2→C2→GND的串联电路给C1和C2充电，同时向负载提供电流。
阶段二：当VDC达到VP时，C1、C2上的总电压VDC=VP；因C1、C2的容量相等，故二者的压降均为VP／2。此时D2导通，而D1和D3被反向偏置而截止。
阶段三：当VDC从VP开始下降时，D2截止，立即停止对C1和C2充电。
阶段四：当VDC降至VP／2时，D2截止，D1、D3被正向偏置而变成导通状态，C1、C2上的电荷分别通过D3、D1构成的并联电路进行放电，维持负载上的电流不变。
小结:
当VDC比2个电容电压加起来还高时，逐流电路充电，当VDC比2个电容电压并联的电压低时，逐流电路放电，当VDC介于两者之间时，逐流电路既不放电也不充电。
加上逐流电路后，无形中延长了二极管导通的时间。提高了功率因素。
②使用PFC芯片来校正功率因素。
