收藏 | 结合个人经验，我总结了这7点EMC相关知识。

大家好，我是蜗牛。回顾一下今年几个项目的EMC反反复复还是花了不少时间。结合自己的经历，把相关的经验分享给大家。欢迎指正和补充。

计时是按照开始和结束来算的，中间整改时间也包括在内。所以当测试不通过时，一定要及时想出整改对策。建议每次测试最多2-3小时，否则时间长了，思路到后面越来越晕，越来越乱。

如果问题没解决，回去一定要马上记录实验过程，做了哪些整改措施，下一次的整改方案有哪些。因为时间长了有些细节可能真的会忘。

2.工具一定要准备齐全

认证机构不是什么东西都有的，不是把样机直接带去测试就可以了。很多东西需要自己准备。这些东西建议大家最好带上：

镊子，胶带，铜箔，电阻本，电容本，各种X电容、Y电容和共模线圈，还有相关的测试工装。

反正能想到的，都尽量带上，否则可能会因为忘记拿一个小工具付出昂贵的代价。

一般来说，频率较低的干扰，是通过传导来传播，频率较高的干扰，则通过空间无线发射传播出去。

排线相当于天线，机箱内其他电路的辐射电磁能量感应到排线上，产生电压和电流，导致排线产生辐射。

干扰信号的频率越高，连接的排线越长，发射干扰效率越高，对外干扰越大。当连接线长度是干扰信号对应波长的1/4或者1/4的奇数倍时，干扰发射效率最高。（λ=v/f）

像wifi天线，4G天线一般都在板子的边沿，因为天线会像外发射信号，就是这个道理。所以，连接排线一般也都在板子边沿，且尽量短，尽量用扎带固定。

如果排线干扰，选用屏蔽线，效果可能会好一些。或者在线上套磁环，但这样的缺点是不方便生产。

4.时钟信号导致的干扰及解决办法

时钟信号为周期信号，一般频率比较高，而且是方波，上升沿时间比较陡，能量比较强，会产生很大的辐射。通常其倍频点辐射超标会更严重。

最后，我们在时钟信号上尝试用磁珠+电容或电阻+电容匹配的方式。目的是改变信号质量，让波形变缓，匹配后信号会有很大的改善，辐射也会降很多。但是有一个问题，缓到什么程度呢？首先必须得保证设备正常工作，然后还需要经过多次测试和验证。

之前有朋友推荐过展频晶振，它的原理是通过对尖峰时钟进行调制处理，使其从一个窄带时钟变为一个具有边带的频谱，将尖峰能量分散到展频区域的多个频率段，从而达到降低尖峰能量，抑制EMI的效果。

听起来还不错的样子。由于项目的时间节点和晶振的价格，当时没有用这种方案，如果有用过的朋友可以告知一下。

5.差模干扰的产生及解决办法

差模干扰存在于L-N线之间，电流从L进入，流过整流二极管正极，再流经负载，再回到N。在这条通路上，有高速开关的大功率器件，有反向恢复时间极短的二极管，这些器件产生的高频干扰，都会从整条回路流过，从而被接收机检测到，导致传导超标。

差模干扰的整改有以下方法：

1.在火线L和零线N之间套磁环

2. 增大X电容容值

3. 增大共模电感感量，利用其漏感，抑制差模噪声

6.共模干扰的产生及解决办法

共模干扰存在于电源输入线与大地之间的寄生电容，干扰噪声通过该电容流向大地，在LISN-电源线-寄生电容-地之间形成共模干扰电流，从而被接收机检测到，导致传导超标。

共模干扰的整改有以下方法：

1.在地线上套磁环。

2.加大共模电感的感量。

3.主板尽可能接地，减小对地阻抗，从而减小线缆与大地的寄生电容。

7.BUCK电源引起的传导干扰的解决办法

在电路中，我们常用BUCK芯片，将输入的+12V转化为+5V或+3.3V给其他芯片供电。BUCK芯片是一个开关电源，其开关频率会影响传导辐射导致不通过，这是很常见的问题。

除了严格参考芯片手册进行布板，在画PCB时更要注意覆铜和包地，特别要注意保持地回路的良好性。此外，提供给大家三个解决办法：

第一，在输入火线L上串一个10R左右的功率电阻，除了会对传导有良好的改善，还可以抑制浪涌电流。

第二，参考我之前的文章《为了防止BUCK电源对传导测试的影响，我加了π型滤波，但电感又开始了啸叫。。。（点击标题可进入查看）

第三，参考我之前的文章《干货|分享一个EMC实际案例及整改过程》（点击标题可进入查看）

最后，平时多了解EMC相关知识，熟悉相关标准，在设计电路，画板的时候就要将EMC考虑进去。EMC问题越早考虑、越早解决，费用越小、效果越好。

推荐一个查找标准文档的链接：http://www.upbz.net/index.html

以上就是我的总结，希望对你有帮助。