STM32F103系列晶振选型示例

大家好，今天聊一下STM32晶振设计选型。

1.  下载STM32F103 datasheet，Page1 找到与晶振相关的参数，时钟频率4~16MHz;

   
   

2. MCU所需晶振参数定位到Page 51；从内容上看，这是对外部时钟源的参数要求，单颗MCU使用情形一般为有源晶振。有源晶振分为Clipped sine wave 和CMOS输出，此处选择CMOS output.  OSC_IN为外部时钟输入pin，所有的参数都是围绕OSC_IN开始的。

f=1~25 MHz，      外部有源晶振输出频率

0.7VDD<VH<VDD,   OSC_IN高电平输入

VSS<VL<0.3VSS,     OSC_IN低电平输入

Tw>5ns,                OSC_IN保持高/低电平时间（不同于保持时间）

Tr/Tf<20ns,           OSC_IN上升/下降时间

Cin=5pF,                OSC_IN引脚分布参数

45%<Duty Cycle<55%,     一般为50%

-1uA<IL<1uA         输入漏电流

首先看下有没有推荐的型号，Datasheet内没看到，但是不代表没有，有的供应商提供的EVB评估板会提供详细的BOM。

此时，可以看看常见的一些晶体供应商，Refer to the application note AN2867 “Oscillator design guide for ST microcontrollers”

• ABRACON

• EPSON

• KYOCERA

• MICROCRYSTAL

• MURATA 

• NDK

• RIVER

无线通信应用中，以EPSON  TG3225/TG2520为例，晶振频率选择25MHz.封装可选2520或者3225，CMOS输出，电源电压3.3V。

3. 无源晶振

对于 CL1 和 CL2，建议使用 5pF 至 25pF 范围（典型值）的高质量外部陶瓷电容器，专为高频应用而设计，并根据晶体或谐振器的要求进行选择（见图24)。CL1 和 CL2 通常大小相同。晶体制造商通常会指定负载电容，即 CL1 和 CL2 的串联组合。在确定 CL1 和 CL2 的大小时，必须包括 PCB 和 MCU 引脚电容（10 pF 可用作引脚和电路板总电容的粗略估计）。

以上是STM32F103 datasheet给出的资料，很明显的有价值的就是频率典型值8MHz (4~16MHz)。

浏览ESPON无源晶振2022推广产品（产品一定要已经量产且在生命周期内，不然采购会找你麻烦，文末有ESPON 2022最新产品链接）

忽略车规级和商用，从频率和封装来看，FA-128/FA-20H/FA-238V等都可以选择。

第二步看具体的参数，以FA-128为例，驱动功率=10uW, CL>6pF，如果选择16MHz 可看具体的参数。

CL>6pF没有具体参数，此时最佳方式是联系到ESPON或者代理咨询到资料，如果没有也可去立创商城/云汉芯城/贸泽/得捷电子等公开渠道搜索。

从上图看出，

CL=9pF （晶体谐振电路的等效容抗）

CL = CL1 x CL2 / (CL1 + CL2) + Cstray ，其中 Cstray 是引脚电容和电路板或走线 PCB 相关电容

前文建议CL1、CL2范围5~15pF, Cstray=10pF，不过如果这样计算，CL1，CL2是负值；

取Cstray=6pF，则CL1=CL2=6pF;

取Cstray=7pF，则CL1=CL2=4pF;

可以放2个5.6pF电容，最终取值需供应商匹配或自己根据相应条件测试调整。

Datasheet中给出最大驱动电流为1mA,

驱动电流功率=10uW=i2·R1        R1是晶振的等效串联电阻

f=16MHz，R1=ESR=200,  i2=50nA<1mA

i2=1mA代入， R1=100<200  均没有超出允许范围。

这里对于频率偏移没有特殊的要求，用于时钟的晶体相对于RF而言，年老化率偏低。如果需要对频率偏移进行计算，必须考虑常温便宜，温度变化偏移和年老化率；如果MCU内部带校准功能的话，频偏也会得到优化。

公 众 号后台回复：MCUCG ，可获取STM32晶体设计选型详细文档。

          后台回复：EPSON晶体器件选型指南