DDR基础学习（3）--基本存储单元

DRAM 的基本存储单元由 1 个晶体管 M 与 1 个电容 Cs（红框中的电容）组成，使用电容存储的电荷量，有电荷或者无电荷，即电平为高或者低，来代表存储的信息量，称为”1-T ceil”。1-T 这个名字对应于由更多晶体管组成的 SRAM “6-T ceil” 单元。请注意图中右边的电容 CBL 并不是有意制造在存储单元中的，实际是控制线 BL 的寄生电容。

在读写操作中，通过行选择与列选择线来选择操作的基本存储单元。如上图所示，存储单元位于行列选择线的交叉处。

在读写操作之前需要以行为单位激活（Active）存储单元，所谓激活就是导通该行所有存储单元中的管子 M，将储能电容 Cs 通过信号线 Bit line 与灵敏放大器（Sense Amplifier）相连，灵敏放大器将电容中的电平放大至 DRAM 颗粒的 0（GND）/1（VDD）电平。

在随后的读写操作中，放大器将数值传输到外部的数据 IO 上（读操作），或者获取新数值写入存储单元（写操作），所谓写入新数值，即写入电平 1 时为电容充电，写入电平 0 即为电容放电。

在读写另一行的存储单元之前，需要使用 precharge 命令完成本行善后工作以及为下一行读写做好准备。

在读写完成后自然要关闭刚刚打开的管子，使电容 Cs 保持现有的电荷，所以 precharge 操作一方面关闭管子 M。另一方面将信号线的电平预充电至 1/2 VDD，这是这步操作称为预充电的原因。