去耦电容是芯片电源端的电容,一方面提供较稳定的电源;另一方面可以降低芯片对电源端的影响,避免使用同一个电源的其他IC受到影响。
从动图可以看出:
在电源引脚放置100nF的电容能够有效抑制电源上的噪声;
“电源-去耦电容-地”三点一线的距离越近,则去耦的效果越好;
等容值SMD封装的电容比直插电容去耦效果好;
电源平面和地平面可以进一步降低电源噪声。
选项d, 电源和地平面之间放置去耦电容时,感抗最小是布局的关键参数。
选项a,高速电路设计不能忽略过孔的寄生电感,如果在电源引脚旁边打过孔换层,此时电源引脚到电容器之间走线电感会增加。
选项b,从去耦半径看,电荷在电容和电源之间移动所需的时间决定了电容器的位置非常靠近去耦合的器件,此处30mm是一个近似的数据,本例未给出PCB的基本参数以及适用频率,电信号的相速度和介电常数以及频率有关。从电源供电看,在本例中内层电源和地平面间隔不到0.3mm,可以把PCB的电源层和地平面理解成100mm*100mm的平行板电容,根据计算,0-1V电平跳变过程中前700psec中会提供电荷1.3nC,假设在电源引脚0mm处,连接电感为1nH,此时SMT电容提供的电荷小于250pC;经过700psec以后,SMT电容器比平面电容提供更多的电荷,但距离的长短并不会影响电容提供明显更多的电荷。
选项c,参考上面a,b。
当然,在没有完全了解产品要求,仅仅依靠一些简单的规则来判断去耦电容的位置是不可取的,高速电路中PCB层数多,走线密集,许多设计规则会产生冲突,硬件工程师必须学会取舍,务必在保证产品功能的情况下提升性能以及可靠性。