晶体在使用过程中需要注意哪些点？(二)

   

编外话

   

   

五一假期刚过去，由于疫情原因，整个假期我都在家里。看书时，脑海里突然蹦出一句话，挺有意思，跟大家分享下，还专门发了票圈：见贤思齐也，见不贤而内自卷！

   

一道面试题

   

   

节前发文《晶体在使用过程中需要注意哪些点？(一)》，介绍了晶体的关键参数，比较偏基础，但不说又不行。今天接着聊晶体在使用中的注意事项。

照例，先抛出来一道面试题：“PCB板上晶体的实际频偏如何计算？”。这个问题比较常规，笔试题中标的概率也比较高。如何回答，10秒时间自己先思考下。

提示：问题的核心是“PCB板”和“实际”。

   

晶体频偏计算

   

   

如上图所示，某品牌的16MHz 3225封装的晶体，在PCB上用频率计实测频率为15999805.7Hz。

该晶体频偏是多少？如下图，需要用到上篇文章提到的晶体频偏计算公式。

通过计算，得出PCB板实际频偏=-12.14ppm。

但是我要说的是，如果你只考虑到这一步，那只能说明3种情况：

①只知理论，知其然不知其所以然；

②以往开发过的产品，未让晶体供应商做过相应晶体的匹配分析；

③即便让晶体供应商做过匹配分析，但自己没有认真研究过供应商输出的报告；

同时也要很遗憾地告诉你：你的答案在面试官那里 可能会被认为“不严谨”。

   

实际频偏计算

   

   

聊到这里，你可能会质疑我，怀疑我在胡说。没关系，我们用实际的晶体匹配报告来说话。下图是某品牌的晶体匹配测试报告的频偏计算部分。

怎么会有两组频率？

①15999996Hz，是把晶体从PCB板上取下，在特定负载电容和激励功率下的负载谐振频率，记作FL1。可以简单理解为晶体本体的负载谐振频率，此时存在一个频偏，计算为-0.25ppm。

②16000180Hz，是晶体焊接在原PCB上，搭配原有电路时的负载谐振频率，记作FL2。可以简单理解为PCB板上晶体的负载谐振频率，此时也有一个频偏，计算为11.25ppm。

得出的两组频偏，如何处理？

两组频偏是相减的关系。所以表格上的载板频率偏移是11.25-(-0.25)=11.5ppm。

两组频偏，为何相减？

我们可以认为FL1是晶体供应商出厂时就已经确定，(对我们而言)是不可控变量，也不以我们的二次设计为转移。而FL2是跟我们的电路设计、器件布局、参数选择强相关。但是FL2计算所得的偏移量已经包含了FL1的偏移量，把FL1引入的变量减去，得到的才是我们PCB板设计所引入的频偏量。而我们要测量和评估的就是PCB板设计所导致的频偏大小。

为了能让你更信服，我们再看另外一个品牌的晶体匹配测试报告的频偏部分。

FL1=4.5ppm，FL2=23.72ppm，PCB载板频偏为=23.72-4.5=19.22ppm。

   

总结

   

   

聊到这里，频偏这个问题 基本差不多了。大概总结下：

①频偏的计算公式，要熟记，更要理解；

②FL1，晶体本体的负载谐振频率；

③FL2，PCB板上晶体的负载谐振频率；

④载板实际频率偏移量计算及其原因；

必要说明：上述内容都是基于个人理解，如有认为不严谨的地方，欢迎交流探讨。

今天聊的这个问题很小。其实说简单了，频偏即便不测试，设备也能跑起来，但是我们作为研发人员，业内人士，一定要比别人看得更深、更远、更专业。

对于我们而言，设备能跑起来，只是第一步。让我们开发的产品在极端苛刻条件下，依然能够持久稳定可靠工作，才是体现我们专业的地方。

最近美帝一直在作妖，拱火俄乌冲突不说，这两天又拿人权问题来制裁海康威视。欲加之罪何患无辞！国家大的层面，我们也做不了什么，我们只能精益求精，用我们的专业回报祖国，让国家更强大，以此来赶超美帝。

还是文章开头那句话：见贤思齐也，见不贤而内自卷！各位加油！

怎么样？一个简短的问题，给出的回答可浅可深。我的助攻只能到这里，能否晋升到陆地神仙境，一剑开天门，就看你的造化了！