高速PCB设计：AM335X芯片核心板8层PCB实例详解（附直播）

详细信息

作者优秀: 优秀教师/意见领袖/博士学历/特邀专家/独家讲师
平台推荐: 内容稀缺

4月前浏览13753

导读：大家好，我是林超文，仿真秀专栏作者，深圳市英达维诺电路科技有限公司总经理，著有《Altium designer实战攻略与高速PCB设计》、《高速高密度PCB设计攻略》等多本PCB工程技术著作，在仿真秀有对应视频教程。擅长高速高密度PCB设计，并高效指导研发人员开展高速PCB设计，提高产品开发效率、提升产品设计质量。通过长期不懈的学习、探索与总结，已初步形成了一套系统化高速PCB设计的实践经验及理论。

目前专注于为企业提供信号完整性设计、PCB Layout设计、高速PCB设计及仿真培训等服务。已为百余家企业提供信号完整性设计及培训服务。3月23日至4月20日，仿真秀将邀请芯片行业资深的芯片封装工程师带来7场讲座，一起探索芯片设计、结构散热、SIPI和EMC仿真解决方案。4月22日19时30分笔者受邀在芯片设计仿真第五场讲座带来《5G高速互连仿真技术与射频毫米波PCB设计》。下文是AM335X芯片核心板8层PCB实例详解过程，希望对学习者有所帮助。

一、写在文前

本章采用TI公司的AM335x芯片构建的最小核心板系统，能通过外接DC电源让核心板直接运行，与底板通过B2B连接器连接。底板配合核心板提供了串口、CAN总线接口、USB Host、OTG、LCD外扩、千兆网口外扩等丰富外设，让开发人员能快速整合资源并形成有效的项目解决方案。核心板集成度高、低成本、低功耗、功能齐全，主要特点如下 :

（1）采用 512MByte DDR3 内存

（2）4GByte 工业级 eMMC 或者 4GBit NAND FLASH 可选

（3）2路MII/GMII/RGMII

（4）2路CAN

（5）6路UART

（6）最大分辨率 1366x768, 带3D图形加速器

（7）完美支持 Windows Embedded Compact 7\Linux 3.2\Android 4 嵌入式操作系统

（8）工作温度范围可达：-40 ℃~85 ℃

（9）外扩资源丰富：包括 2xCAN 总线接口、 2xSPI总线、 1xGPMC 总线、 2xMMC 总线、 2xI2 C总线、 24bit LCD 总线、 1x MDIO 、2x PRU MII 、2x PRU MII 、8x12bit ADC/TSC 、1xUSB 2.0 OTG 、1xUSB HOST 、5x5 线UART、1x3线UART、3x16bit PWM 、3x32bit eCAP 脉冲宽度捕获输入、 3x32bit eQEP 正交编码脉冲输出、 2xRGMII/RMII/GMII Ethernet 、4xtimer 、JTAG等。

（10）AM335x工控板应用领域：

（11）游戏机主控板

（12）家庭与楼宇自动化

（13）工业控制设备

（14）HMI工业人机界面

二、模块PCB设计指南

1、原理框图

单板的信号流向图，即原理框图，如图23-1所示。

图23-1 原理框图

2、单板工艺

单板布线工艺主要取决于单板的高密度芯片的封装工艺（即BGA的间距），以及PCB成本和性能的考虑。推荐的单板工艺设计如下：

（1）单板尺寸：71 x 47 mm。板厚：1.6mm

（2）建议采用八层板设计：TOP、GND02、ART03、PWR04、PWR05、ART06、GND07、BOTTOM

（3）过孔规则：孔径8mil/盘径16mil（BGA区域）、孔径10mil/盘径18mil（除BGA的其他区域）

（4）最小线宽规则：5mil（BGA局部区域）

（5）最小线距规则：4mil（BGA局部区域）

3、层叠和布局

单板采用八层的层叠设计如图23-2所示。

图23-2 八层板层叠设计

单板的布线情况如下：

（1）TOP层作为主要元器件层，主要摆放芯片、钽电容、电感等高度较高的元件；

（2）第3层和第6层相邻层除了地平面，还有两个分割的电源平面，在安排布线时需注意高速信号线的跨岛问题

（3）第2层和第5层作为完整的接地平面，为表层的元器件和布线提供屏蔽和最短电流返回路径的作用

（4）第4层和第5层为主电源平面，为主要电源提供平面分割形式的电源网络

（5）Bottom层放置两个2x50 Pin板对板连接器、BGA和DDR3区域的滤波电容。

单板TOP层布局规划如图23-3所示。

图23-3 分区布局规划

单板Bottom层布局规划如图23-4所示。

图23-4 分区布局规划

4、屏蔽处理

为了降低EMI及提高产品的可靠性，在TOP层的板边四周用1mm的铜皮进行裸铜开窗。如图23-5所示。

图23-5 屏蔽处理示例

为了能够提供良好的信号回流路径，同时改善铜皮散热的性能，需保证主控和DDR3下方铺铜的完整性及连续性。如图23-6所示。

图23-6 完整平面处理

注意：

（1）铺铜层属性设置为混合分割层，在铺铜时要注意电源层比地层要内缩40mil。

（2）采用8mil孔径，16mil盘径的过孔。

（3）铺铜线宽设置为4mil。

（4）过孔与铺铜的安全间距设置为5.5mil。

5、模块PCB设计指南

（一）处理器

AM335x提供高达720MHz的主频速度和支持mDDR/DDR2/DDR3，并配有NEON™ SIMD协处理器、SGX5303D图形引擎。同时AM335x提供了丰富的接口资源。极高的性价比，使得它能适用性极广。

AM335X采用324pin的BGA封装，球距为0.8mm，采用8/16mil的过孔进行Fanout设计，通常将BGA外围前两排焊盘通过走线引出至BGA外部。第三排开始通过过孔就近fanout。AM335X Fanout情况如图23-7所示。

图23-7 AM335X Fanout示意

a、去耦电容处理

芯片的电源管脚需要放置足够的去耦电容，推荐采用0402封装0.1mF的陶瓷电容，其在20～300 MHz 范围非常有效。

去耦电容的处理规则如下：电容尽可能靠近电源管脚。芯片上的电源、地引出线从焊盘引出后就近打VIA接电源、地平面。线宽尽量做到8～12mil（视芯片的焊盘宽度而定，通常要小于焊盘宽度20%或以上）。电容则放置在过孔与过孔之间的间隙。如图23-8所示。

图23-8 去耦电容布局示例

b、晶体处理

晶体谐振器PCB设计要点如下：

（1）时钟电路要尽量靠近相应的IC

（2）晶体谐振器两个信号要适当加宽（通常取10～12mil）

（3）两个电容要靠近晶体放置，并整体靠近相应的IC

（4）为了减小寄生电容，电容的地线扇出线宽要加宽

（5）晶体谐振器底下要铺地铜，并打一些地过孔，充分与地平面相连接，以吸引晶体谐振器幅射的噪声，或者立体包地

图23-9所示是实际使用晶体的PCB布局布线的例子。

图23-9 晶体布局布线示例

（二）SDRAM内存器

本系统采用单颗2Gb容量的DDR3，主电源由PMIC的提供1.5V稳定供电。DDR3相比DDR和DDR2有更快的速度外，另一个区别就是3代的芯片有REST引脚，ZQ引脚。还有则是3代的芯片采用了一些新技术，所以有更快的速度更低的功耗，其供电电压为1.5V。

表23-1总结了DDR,DDR2,以及DDR3的一些重要的区别:

表23-1 DDR/DDR2/DDR3工作特性区分

DDR3关键信号处理要点如表23-2所示。

表23-2 DDR3关键信号处理要点

其 Fanout和布线等长情况如图23-10所示。

图23-10 DDR3 Fanout示意

（三）PMIC

5V电源连接器直接供给AM335x系列配套的电源管理芯片TPS65217C，TPS65217C产生各路电源提供给CPU、DDR等设备。PMIC输出的各路电源通过底板上的LED显示TPS65217C是否工作正常。AM335x通过I2C0来控制TPS65217C。如图23-11为TPS65217C管脚排序。