射频芯片最大的难题是什么？您怎么看？

作者：XXXhris
来源：知乎

射频芯片设计面临的难题是非常多的，有设计者理论及经验方面的主观因素，最大的难题还是工艺及封装的客观限制因素。

首先说一下主观因素吧，射频芯片设计需要的理论知识真的是非常多，很多设计理论甚至被人认为玄乎，而且射频芯片的设计存在各种指标的折中均衡，什么样的折中是最佳的？怎样折中是取决于产品的实际应用要求，没有定论，所以经验的积累也算是一个难题吧。再者很多射频芯片的指标要求都是要挑战工艺极限，这就需要很多创新性的电路结构，例如噪声抵消啊、交调分量抵消啊、为了提高功放效率采用的动态偏置啊，有时为了降低功耗也是想尽了办法，各种电流复用。

关键的还是工艺及封装的物理限制或者模型的不准确性导致的难题。射频芯片最重要的指标是噪声系数和线性度，这两个指标和工艺完全相关，例如cmos工艺衬底上就会耦合过来各种噪声干扰，cmos器件的线性度也很差，这种难题是硬伤，没办法解决，只能通过合适的电路结构或者采取一些无法定量分析的隔离措施来缓解问题，这就存在很多不确定性了。

其次，射频电路随着频率的升高，对寄生参数越来越敏感，大的寄生电阻、电容会使电路的性能降低到无法容忍的地步，那么如何准确的评估这些寄生参数的量就是一个极大的难题，这里面涉及到器件的精确射频模型建模和版图中寄生参数的精确提取。器件的射频精确模型是业内的一大难题，频率越高偏差会越大，还有一些器件特性难以建模，例如亚阈值区域特性，大信号条件下的高阶非线性特性，各类噪声特性的准确建模，这些模型的问题都会带来仿真结果与实际产品之间的差异，器件模型近年来还是有了长足发展了，成熟工艺厂提供的模型在射频频段还是相对比较准确了，微波及毫米波频段会差异大些。另外一个难题就是版图寄生参数提取的准确性和电磁仿真的建模精度问题，版图寄生参数通常只是提取寄生的电阻和耦合电容，精度也非常有限，这些寄生参数对电路的影响往往又是致命的，可能会使高频增益严重降低，噪声急剧恶化，匹配完全偏离设计，甚至带来稳定性问题；而且工作频率升高以后分布寄生参数对电路影响的评估变得极不准确，电磁耦合干扰的问题会很严重，这时就需要电磁仿真工具来进行评估了，电磁仿真严重依赖于晶圆上各层材料的建模，这个模型非常难建的准确，特别是衬底的模型，通常都会简化很多因素来建立一个相对简单实用的模型，其次电磁仿真本身就存在精度问题，这都导致了版图对电路性能影响的评估存在偏差。

很多时候能够通过一些手段来评估分布寄生参数或者电磁耦合对射频芯片电路的影响，可是对电路版图却束手无策，没办法优化，或者怎么优化都没什么本质性的改善，这才是让人头疼的事情。

以上所说的基本都还是单个功能模块电路在设计上会遇到的难题，到整个复杂芯片的总版图及封装设计阶段还有很多其它难题。例如完整的transceiver包含射频前端、锁相环、ad采样、发射上变频通道及射频功率放大器，很多部分都是数模混合电路，存在各个部分之间的相互干扰，特别是通过衬底、电源、地的干扰和电磁耦合干扰，这些因素的评估和分析真的可以上升为玄学了，通常是依赖多次的流片测试来评估了，因为基本没办法定量分析。还有一个难题是射频芯片的esd设计，小小的esd二极管带来的寄生电容也可能是致命的，太小的esd二极管又满足不了抗静电要求，总之就是矛盾。

射频芯片设计完成以后的封装影响也是一大难题，小小的一根封装引线就是1nH以上的电感，这些电感对射频芯片的影响实在是太大了，在成本可控的前提下尽量采用先进的封装形式，减少封装带来的引线电感。

哇，回顾一下仔细想想难题真是很多，挑战无处不在。

作者：XXX的铲屎官
来源：知乎

从商用和工业界角度，射频芯片最大的难题在无源，无源最大的难题在IP。有源的部分基本被研究透了，LNA/PA/Mixer/VCO，start up都可以做。代工厂也有得选，三五族用稳懋，CMOS SOI用GF/TSMC都可以，会设计就可以。工业界做的有源射频电路，结构都是被学术界研究透的，奇技淫巧并不多。

无源就不一样了，射频滤波器，国内没有任何一家有自己原创的BAW技术，天津那一家的黑历史我就不说了，都能查到。射频滤波器这个东西，只知道怎么设计但是不懂工艺，是没啥用的。相反，能制造滤波器的公司，一定是会设计的我所知道的滤波器设计工程师，对于工艺流程也是了如指掌。全世界给手机LTE用的射频滤波器，大部分来自于Avago，Qorvo，Skyworks，Murata和TDK。低频率的TC SAW会的公司还多一点，BAW目前只有AVAGO和QORVO能大量出货并且性能好。Avago几乎注册完了最优的FBAR工艺专利，QORVO则是另辟蹊径用了SMR，剩下研究BAW的基本上基于FBAR，但是为了避开AVAGO专利，都改变了一些工艺，这些改变对性能和流程来说，基本上坏处大于好处。

手机射频前端行业，Avago的毛利率最高，宁愿放弃自己的三五族工厂让稳懋代工，也不可能放开滤波器这颗摇钱树。

03

—

作者：XXX米人
来源：知乎

笼统地讲，我认为就两个字“经验”。这个经验往往需要切身摸索体会，然后结合时间的逐渐沉淀，因为射频很多东西，设计时按照理论觉得应该会如此，但实际往往会给你很多莫名其妙的“惊喜”，而如果最小化这份不想要的“惊喜”，就往往需要长期的经验。

往细了说，就是对经验二字的具体剖析吧。

1.对工艺制程的了解。不同工艺有不同的设计思路，CMOS/GaAs HBT/pHEMT，虽然理论是一样的，但是都是设计功放来说，不同工艺的具体设计就不太一样了。就算是同一个工艺，换了一家晶圆厂，设计上又会有区别。比如设计功放，一模一样的版图，我在不同晶圆厂对比过，线性和robust性能就有很大差异，晶圆厂的模型是否准确以及差异多少都是你需要真的流片测试后才能评估出来的。具体设计上有什么区别呢？比如要确保功放的robust性能，A晶圆厂与B晶圆厂对比，都是HBT来说保证相同线性的情况下，A的工艺可承受的最大输入功率或者驻波比就是更差，那么相比在B晶圆厂流片，你就需要考虑增加RE，降增益等方式来进一步提高robust性能，而这些措施又可能导致你的其他设计指标不够。这样，你在A晶圆厂和B晶圆厂设计同样指标的功放就存在差异了。当然我只是粗略地对比了不同晶圆厂的设计差异，具体设计可能涉及更多。

2.模型的差异。晶圆厂给的管子模型可能并不准确。有些会准，有些差异很大，DC，S-parameter，NF都可能有一定差异，更别说P1dB，EVM等大信号指标了。这个时候也就只能通过你的实测与仿真对比，自己慢慢去摸索是因为仿真有些没考量到，还是真的模型的不准确性导致，如果模型不准，你需要知道如何偏，之后才能避免这种偏差的再次发生。

3.布版，耦合以及如何利用耦合。频率越高，耦合现象越严重，甚至两个backvia之间的耦合就可能让你的芯片不稳定。耦合会产生各种问题，而且关键是你还经常没有办法把耦合给消去或者减小耦合。另一方面，耦合虽然会产生各种问题，但是设计的时候如果能有效利用一些耦合，反而会改善你的设计指标。而如何避免或者减小一些不必要的耦合，如何利用一些耦合，最初你只能通过EM仿真慢慢摸索，设计多了，经验上就可以初步帮你判断如何布版。版图布局应该是射频芯片与其他模拟芯片差异比较大的一个地方了，同样的电路结构以及参数，射频芯片的版图布局的差异，哪怕是微小差异（关键地方）也可能导致非常大的结果差异，这些都是需要设计的经验慢慢摸索总结的。

4.封装。做过最坑的是，同一颗芯片，裸die测试是一个结果，模拟封装滴黑胶测试又是一个结果，最后实际封装回来又是一个结果，关键是你基本改变不了它们会是不同结果的现象，只能接受它们会不一样，最后以实际封装的结果为准。而如何做到实际封装的结果是达到设计要求的呢？封装的银胶，绑定线的长度，甚至弧高和形状都可能产生很大的偏差。这就要求你在设计的时候，需要把封装会产生的各种影响都考量进去。

最后，当你已经有五年、十年甚至更多年限的设计经验了，也请时刻记住科比的那句，“don't get comfortable”。无论你多么有经验，射频芯片依旧会给你创造“惊喜”。你随便问一个射频芯片工程师，当你完成一款芯片设计后，让他在这基础上哪怕小小地改动一下，以符合另外一个要求时，他敢不敢拍板说一次流片100%没问题？这或许就是射频芯片最大最大的难题吧，当然也是它的一种魅力~

您怎么看呢？