Cadence 利用最新的 AWR 设计环境平台推进射频设计
大家好，这里是【射频学堂】，今天一起分享一篇来自Cadance的新闻。
Cadence设计系统公司宣布，AWR设计环境® 16版（V16）具有开创性的跨平台互操作性，以支持RF到毫米波（毫米波）知识产权（IP RF）的集成跨异构技术的发展行业领先的 Cadence ® Virtuoso ®设计平台以及 Allegro ® PCB 和 IC 封装设计平台。V16 版本还引入了与 Clarity ™ 3D Solver 和Celsius ™ Thermal Solver 的无缝集成，为大规模复杂射频系统的电热性能分析提供不受限制的能力。新的 AWR 设计环境，包括微波办公室®电路设计软件，使客户能够高效地设计用于 汽车、雷达系统和半导体技术的5G 无线和连接系统，并更快地进入市场。与竞争工作流程相比，V16 版本中的平台和求解器集成可将周转时间 (TAT) 减少多达 50%。
公司副总裁 Vinod Kariat 表示：“为了在竞争激烈的 5G/无线市场赢得今天的胜利，客户需要能够实现完整和全面的 RF 工作流程的解决方案，这些工作流程不仅在芯片处启动和停止，而且扩展到整个系统。Cadence 的研发团队。“AWR Design Environment V16 版本支持的 RF 工作流程创新始于设计数据和软件 IP 现在共享和跨产品无缝传输方式的基础性进步。在总体的 Cadence 保护伞下，此版本引入的 RF 集成水平确实提高了工程团队的生产力。”平台互操作性对于加快 RF 集成和提高工程生产力至关重要。在 AWR 设计环境、Virtuoso 和 Allegro 平台之间无缝共享设计数据消除了 RF 设计和制造布局团队之间的任何脱节，节省了宝贵的工程资源并积极影响开发进度。借助 V16 版本及其深度电磁 (EM) 和热嵌入分析，客户发现 TAT 减少了 3 倍以上。- Allegro 集成：确保制造兼容性和 RF 与 PCB 和 IC 封装设计流程的集成
- Virtuoso 集成： 利用 Microwave Office 进行 RF 前端设计 IP，并将其与 Virtuoso Layout Suite 相结合以进行 IC 和模块集成
- Clarity 集成：支持 EM 分析，用于大型射频结构的设计验证，例如模块封装和相控阵馈电网络
- 摄氏集成：为单片微波 IC (MMIC) 和 PCB 高功率射频应用提供热分析
- AWR 增强功能： 利用设计自动化和有限元分析 (FEA) 求解器性能的进步加速 RF IP 创建
“具有集成 EM 求解器技术的 AWR 设计环境、Allegro PCB/SiP 和 Virtuoso RF 等 Cadence 平台对于我们的 RF/mmWave MMIC、RFIC 和多芯片 2.5/3D 封装技术的开发至关重要，”Florian Herrault 说, HRL Laboratories 高级封装解决方案组长。“我们的设计团队对通过 Cadence 的射频解决方案获得的性能和生产力提升感到非常兴奋。能够与我们的 IC、封装和电路板共享在 Microwave Office 中创建的射频 IP团队正在大幅缩短我们的整体设计时间，因此我们可以更快地将最高质量的产品推向市场。”AWR 设计环境 V16 支持 Cadence 智能系统设计™策略，实现卓越的片上系统 (SoC) 设计和系统创新。
注释：【射频学堂】转载，原创的所有文章皆归原作者所有，分享旨在学习，如有异议，请联系射频学堂删除或者更改。祝您在射频学堂，学习多多，收获多多！
