AMEISM之代数环

在数字计算仿真中，当输入信号直接取决于输出信号，同时输出信号也直接取决于输入信号时，由于数字计算的时序性，会出现由于没有输入无法计算输出，没有输出也无法得到输入的”死循环“，就是代数环。

在AMEsim中，当前输出依赖于当前时刻输入的模块成为直接馈入模块，所有其他模块称为非直接馈入模块。对于直接馈入模块来说，如果输入端口没有输入信号，就无法计算该模块的输出信号。

在Amesim进行仿真时，常常出现系统模型中产生代数环的情况。在下列两种轻快下，系统模型中会产生代数环：

1、具有直接馈入特性的模块的输出端口直接由此模块的输出驱动；

2、具有直接馈入特性的模块的输入端口由其他具有直接馈入特性的模块所构成的反馈回路间接驱动。

这两句话读起来有点绕，做两个简单的示例更直观的解释这两句话