PCIe 7.0规格发布，速度高达512 GB/s。你在用几点零？

PCI-SIG 指出，PCIe 7.0 接口将通过 x16 连接提供高达 512 GB/s 的双向吞吐量，但这是在编码开销（encoding overhead ）和标头效率（header efficiency）的影响之前，这两者都会影响可用带宽。

PCIe 7.0 接口将继续使用 1b/1b flit 模式编码和随 PCIe 6.0 引入的 PAM4 信号技术，这与PCIe 3.0 到PCIe 5.0 规范中使用的 128b/130b 编码和 NRZ 信号相比有显著改进。因此，实际可用带宽将略低于 512 GB/s 的数字，但仍代表 PCIe 6.0 接口的两倍。

正如我们在跳转到 PCIe 4.0 和 5.0 时看到的那样，由于更快的信号传输速率，PCIe 走线的长度将再次缩短。这意味着在没有额外组件的情况下，PCIe 根设备（如 CPU）和终端设备（如 GPU）之间的最小允许距离将缩短。因此，与我们在前几代接口中看到的相比，主板将需要更多的重定时器（retimers ）和由更高质量材料组成的更厚 PCB，而 PCIe 7.0 支持将导致主板价格再次上涨。

值得注意的是，每条通道的带宽将更高，现在对于 x1 连接的双向带宽为 32 GB/s，可以允许某些设备的“更细”连接（例如，使用 x4 而不是 x8 连接）。

PCIe 7.0 规范的基础工作是在PCI-SIG 今年早些时候完成 PCIe 6.0 规范之后制定的，它将提供比上一代 PCIe 6.0 接口增加一倍的带宽。然而，我们还需要一段时间才能看到支持这种快速接口的 SSD 和 GPU 等设备——这些规范通常在我们看到出货硅片之前很久就得到批准和最终确定。

您会注意到，市场上仍然没有多少PCIe 5.0设备，尽管该接口确实出现在英特尔Alder Lake的主流主板上，并且还将出现在 AMD 即将推出的 Zen 4 Ryzen 7000上今年晚些时候到货的平台。首批 PCIe 5.0 SSD 将与 Ryzen 7000 处理器同时上市，但我们已经看到了用于数据中心和 AI/ML 设备的 PCIe 5.0 设备的产品公告。

换句话说，您在相当长的一段时间内都不会在市场上看到 PCIe 7.0 设备，尽管 PCI-SIG 现在开始定义规范并希望实现其每三年发布一个新规范的目标。PCIe 7.0 规范预计将在 2025 年落地，但我们要到 2028 年才能看到终端设备。

• 通过 x16 配置提供 128 GT/s 的原始比特率和高达 512 GB/s 的双向传输速率

• 利用 PAM4（4 级脉冲幅度调制）信令

• 关注渠道参数和覆盖范围

• 继续提供低延迟和高可靠性的目标

• 提高电源效率

• 保持与所有前几代 PCIe 技术的向后兼容性

• 符号列表

“30 年来，PCI-SIG 的指导原则一直是，‘如果我们建造它，他们就会来，’”Insight 64 研究员 Nathan Brookwood 说。“PCI 技术的早期并行版本可容纳数百兆字节/其次，与 1990 年代的图形、存储和网络需求相匹配。2003 年，PCI-SIG 演变为支持千兆字节/秒速度的串行设计，以适应更快的固态磁盘和 100MbE 以太网。几乎就像发条一样，PCI-SIG 每三年将 PCIe 规范带宽翻一番，以应对新兴应用和市场的挑战。今天宣布的 PCI-SIG 计划将通道速度翻倍至 512 GB/s（双向）使其有望在另一个 3 年周期内将 PCIe 规范性能翻一番。”他进一步指出。

“随着即将推出的 PCIe 7.0 规范，PCI-SIG 继续我们 30 年来的承诺，即提供推动创新边界的行业领先规范，”PCI-SIG 总裁兼主席 Al Yanes 说。“随着 PCIe 技术不断发展以满足高带宽需求，我们工作组的重点将放在通道参数和覆盖范围以及提高功率效率上。”Al Yanes 接着说。

PCIe 7.0 规范旨在支持新兴应用，例如 800 G 以太网、AI/ML、云和量子计算；和数据密集型市场，如超大规模数据中心、高性能计算 (HPC) 和军事/航空航天。