“我们从未料到在HFSS中能够签核如此大型的封装设计”

——电磁分析的黄金标准

本文原刊登于semiwiki.com：《The Gold Standard for Electromagnetic Analysis》

作者：Daniel Nenni

编辑整理：褚正浩（Ansys中国高级应用工程师）

Ansys HFSS多年来一直是全球公认的电磁分析黄金标准软件。随着芯片设计量日趋庞大、涉及日趋复杂，许多用户表示他们对HFSS的黄金标准精度感到非常满意，但希望能加快运行速度。令人欣慰的是，多年来Ansys已将众多功能融入HFSS，显著缩短了总体仿真时间。

采用HFSS分析多层板的示例

从1997年交付的矩阵多核处理功能，到2005年的并行扫频，再到2016年的分布式内存矩阵求解器以及2020年的GPU加速，HFSS在过去20多年里一直在不断提高仿真的速度和容量。除了改进算法和提高集群计算的利用率，Ansys还简化了HFSS仿真设置的流程。从Layout导入模型自动定义了仿真的激励和边界区域。

通过自动求解设置，用户只需定义感兴趣的频率范围，然后可以用滑块来选择速度、平衡或精度。用户可以选择“速度”进行迭代和设计探索，或选择“精度”进行验证和验收。从这里开始，Auto HPC负责以最佳方式使用总CPU核心数或总机器数，包括求解器的运行。此外，HFSS还可自动将自适应解分布到所有节点上，然后利用相同的计算资源并行频率扫描。

但是，一些客户在使用HFSS求解问题的时遇到了困难。例如，一位设计112 Gbps SERDES SoC封装的用户一直在缩减设计，以求解四分之一的封装。他们多年来习惯对电磁求解采用切割的方法，以此提高效率，但是现在这其实已没有必要。利用更新后的HFSS求解器，他们尝试为同样的切割结构建模，发现HFSS 2020版本仅利用四分之一的核心数，就能将求解问题的时间减半。在求解时间缩短到仅一个小时后，他们决定在HFSS中为整个封装建模。令他们惊讶的是，求解具有184个端口、最高频率达50GHz的完整封装，只用了18个小时。

硅谷一家专业从事高速网络和通信业务的定制ASIC公司的封装设计主管称：“我们从未预料到在HFSS中能够签核这样一个大型封装设计。我们曾经尝试过在另一款近期发布的FEM求解器中求解这个大型结构，但一直没能完成分析。”

多年来，Ansys HFSS的不断更新，正在从规模和仿真时间两个方面重新定义全波电磁签核在当今芯片、封装和PCB设计挑战中的可能性。

Ansys CPS（Chip Package System）多物理场仿真方案，包含了Redhawk/HFSS等业界黄金工具，基于CPM/CSM/CTM等独有的芯片模型，通过协同仿真考察芯片与PKG/PCB之间的耦合影响，通过电、热、结构之间的多物理场耦合仿真使得仿真精度更高，帮助设计者优化从芯片至系统的SIPI/热/结构可靠性等设计指标，此流程已经支持多家客户在先进工艺节点和大规模的2.5D/3D IC设计上成功流片。