通过帮助工程师为包括集成电路(IC)封装、连接器和电路板在内的完整信号路径建模,Ansys HFSS 3D Layout不仅揭示了组件级的设计缺陷,也揭示了组件间信号损耗等任何系统级集成问题或耦合问题。半导体研发商不必采用分而治之的方法,让不同的工程团队使用不同的工具顺序地设计从IC到IC信号路径的不同部分,而是可以借助统一的、行业标准的解决方案,一次性装配完整的信号路径。
这种方法由于省去了人工操作,不仅能让生产力和效率更高,还能帮助设计团队在设计非常早期阶段发现系统级的问题,而此时解决问题的成本也较低。此外,HFSS 3D Layout支持设计自动化,便于充分利用现有的PCB产品设计,最大限度地减少返工和迭代。
HFSS 3D Layout能显著节省时间与成本。如今,工程师仅需34个小时就能为PCB设计进行建模,该设计包含一个安装在SODIMM板上的8个两层倒装芯片的BGA封装,且该SODIMM板插入安装在主板上的连接器上,总计64个网络和128个端口。而如果使用组件级的顺序化方法,这个模型则需要数周的时间才能生成。
目前,全球半导体巨头已在充分利用Ansys HFSS 3D Layout和Ansys多物理场平台来加快其设计工作的进程,许多中小型的制造商还有待去了解系统级建模的益处。Ansys是具有统一数据来源的解决方案提供商,因此这些制造商可以利用Ansys的专业能力,开始采用全新的行业最佳实践。鉴于全球芯片的日益短缺,现在是加快和改进研发工作的最佳时机。