首页/文章/ 详情

DCDC开关电源中的EMI的原因分析……

4天前浏览138
第2710期


简介  

多数电源应用必须减少电磁干扰 (EMI) 以满足相关要求,系统设计人员必须尝试各种方法来减少传导和辐射发射。  

电磁兼容性 (EMC) 标准的合规性(例如,针对多媒体设备的 CISPR 32,针对汽车应用的 CISPR 25)是一项非常重要的任务,与产品开发成本和上市时间息息相关。  

对于 DC/DC 转换器而言,虽然采用开关更快的电源器件可以提升开关频率并缩小尺寸,但在开关转换期间出现的开关电压和电流转换率(dv/dt  di/dt)有所提升,通常引起 EMI 加剧,导致整个系统出现问题。  

例如,氮化镓 (GaN) 电源器件的开关速度极快,导致高频条件下的 EMI 增加 10dBEMI滤波器是电力电子系统不可或缺的组成部分,在总体积和总重量方面占比相对较大。因此,必须非常关注系统的 EMI 降噪和抑制,不仅要满足 EMC 规范,还需降低解决方案成本并提高系统功率密度。  

下面表 1 列出了与EMI 有关的常用缩写和命名法。  

图片

 1:与EMI  EMC 相关的常见缩略语、缩写和单位  

噪声传导和滤波  

DM CM 传导干扰  

DM  CM 信号代表两种形式的传导发射。DM 电流通常称为对称模式信号或横向信号,而 CM 电流通常称为非对称模式信号或纵向信号。图 1 显示了同步降压和升压 DC/DC 拓扑中的 DM CM 电流路径。电容 CY1 CY2分别从正负电源线连接到 GND,轻松形成了完整的CM 电流传播路径。  

图片 图1:同步降压(a) 和升压 (b) 转换器 DM CM 传导噪声路径  

DM 噪声电流 (IDM由转换器固有开关动作产生,并在正负电源线 L1  L2 中以相反方向流动。DM传导发射为电流驱动型,与开关电流(di/dt)、磁场和低阻抗相关。DM 噪声通常在较小的回路区域流动,返回路径封闭且紧凑。  

例如,在连续导通模式 (CCM) 下,降压转换器会产生一种梯形电流,且这种电流中谐波比较多。这些谐波在电源线上会表现为噪声。降压转换器的输入电容(图 1 中的 CIN)有助于滤除这些高阶电流谐波,但由于电容的非理想寄生特性(等效串联电感 (ESL) 和等效串联电阻 (ESR)),有些谐波难免会以 DM 噪声形式出现在电源电流中,即使在添加实用的 EMI 输入滤波器级之后也于事无补。  

CM传导噪声  

另一方面,CM 噪声电流(ICM会流入接地 GND 线并通过 L1 L2 电源线返回。CM 传导发射为电压驱动型,与高转换率电压 (dv/dt)、电场和高阻抗相关。在非隔离式 DC/DC 开关转换器中,由于 SW 节点处的dv/dt 较高,产生了 CM 噪声,从而导致产生位移电流。该电流通过与 MOSFET 外壳、散热器和 SW 节点走线相关的寄生电容耦合到 GND 系统。与转换器输入或输出端的接线较长相关的耦合电容也可能构成 CM 噪声路径。  

 1 中的CM 电流通过输入 EMI 滤波器的 Y 电容(CY1 CY2)返回。另一条返回路径为。尽管 CM 电流的幅值远小于DM 电流,但相对来说更难以处理,因为它通常在较大的传导回路区域流动,如同天线一般,可能增加辐射 EMI  

 2 显示了Fly-Buck(隔离式降压)转换器的 DM  CM 传导路径。CM电流通过变压器 T1的集总绕组间电容(图 2 中的CPS)流到二次侧,并通过接地 GND 连接返回。图 2 还显示了CM 传播的简化等效电路。  

图片图 2Fly-Buck隔离式转换器 DM  CM 传导噪声传播路径(a)CM 等效电路 (b)  

在实际的转换器中,以下元件寄生效应均会影响电压和电流波形以及 CM 噪声:

  • MOSFET 输出电容 (COSS)

  • 整流二极管结电容 (CD)    

  • 主电感绕组的等效并联电容 (EPC)    
  • 输入和输出电容的等效串联电感 (ESL)

         

噪声源和传播路径  

 3 显示了EMI 噪声的产生、传播和测量模型。噪声源电压用 VN表示,噪声源和传播路径阻抗分别用 ZS ZP表示。LISN EMI 接收器的高频等效电路仅为两个 50Ω 电阻。图 3 还显示了相应的DM  CM 噪声电压 VDM VCM,它们由两条电源线的总噪声电压 V1 V2计算得出。DM(或对称)电压分量定义为V1 V2矢量差的一半;而 CM(或非对称)电压分量定义为V1 V2矢量和的一半。请注意,本文提供的 VDM通用定义与 CISPR 16 标准规定的值相比,可能存在 6dB 的偏差。  

图片 3:传导EMI 发射模型,其中显示了噪声源电压、噪声传播路径和 LISN 等效电路  

CM 噪声源阻抗主要是容性阻抗,并且 ZCM随频率的增大而减小。而 DM 噪声源阻抗通常为阻性和感性阻抗,并且 ZDM随频率的增大而增大。  

要降低传导噪声水平,确保噪声源本身产生较少的噪声是其中的一种方法。对于噪声传播路径,可以通过滤波或其他方法调整阻抗,从而减小相应的电流。例如,要降低降压或升压转换器中的 CM 噪声,需要降低 SW 节点dv/dt(噪声源)、通过减小接地寄生电容来增大阻抗、或者使用 Y 电容和/CM 扼流器进行滤波。  

DM CM EMI 滤波  

无源 EMI 滤波是最常用的EMI 噪声抑制方法。顾名思义,这类滤波器仅采用无源元件。将这类滤波器设计用于电力电子设备时特别具有挑战性,因为滤波器端接的噪声源(开关转换器)和负载(电线线)阻抗是不断变化的。  

 4a 显示了传统的 EMI 输入滤波器,以及整流和瞬态电压钳位功能(为直流/交流输入供电的 DC/DC 转换器提供 EMC 保护)。此外,图还包括本系列文章第 1 部分中的 LISN 高频等效电路。  

图片 4:传统的EMC 输入滤波器 (a),包括 DM 等效电路(b)  CM 等效电路 (c)  

典型 EMI 滤波器的两个CM 绕组相互耦合,这两个绕组的 CM 电感分别为 LCM1 LCM2DM 电感LDM1 LDM2分别是两个耦合的 CM 绕组的漏电感,并且还可能包括分立的 DM 电感。CX1 CX2 DM 滤波器电容,而CY1 CY2 CM 滤波器电容。  

通过将 EMI 滤波器去耦为DM 等效电路和 CM 等效电路,可简化其设计。然后,可以分别分析滤波器的 DM  CM 衰减。去耦基于这样的假设,即 EMI 滤波器具有完美对称的电路结构。在实现的对称滤波器中,假设 LCM1 = LCM2 = LCMCY1 = CY2 = CYLDM1 = LDM2 = LDM,并且印刷电路板(PCB) 布局也完美对称。DM 等效电路和 CM 等效电路分别如图4b 和图 4c 所示。  

但是,严格来说,实际情况下并不存在完美对称,因此 DM  CM 滤波器并不能完全去耦。而结构不对称可能导致 DM 噪声转变成CM 噪声,或者 CM 噪声转变成 DM 噪声。通常,与转换器噪声源和 EMI 滤波器参数相关的不平衡性可能导致这种模式转变。  

DM CM 噪声分离  

传导 EMI 的初始测量结果通常显示 EMI 滤波器衰减不足。为了获得适当的 EMI 滤波器设计,必须独立研究待测设备 (EUT) 产生的传导发射的 DM CM 噪声电压分量。  

 DM  CM 分开处理有助于确定相关EMI 源并对其进行故障排除,从而简化 EMI 滤波器设计流程。正如我在上一部分强调的那样,EMI 滤波器采用了截然不同的滤波器元件来抑制 DM  CM 发射。在这种情况下,一种常见的诊断检查方法是将传导噪声分离为 DM 噪声电压和CM 噪声电压。  

 5 显示了无源和有源两种实现形式的 DM/CM 分离器电路,该电路有助于直接同时测量 DM  CM 发射。图5a 中的无源分离器电路 [4] 使用宽带 RF 变压器(如Coilcraft  SWB1010 系列)在 EMI 覆盖的频率范围内实现可接受的分离结果,其中 T1 T2的特征阻抗 (ZO分别为 50Ω 100Ω。将一个 50Ω 的电阻与 DM 输出端口的频谱分析仪的输入阻抗串联,实现图 3 中提供的VDM表达式的 2”功能。  

图片 5:实现的用于分离DM/CM 噪声的无源 (a) 和有源 (b) 电路  

 5b 展示的是使用低噪声、高带宽运算放大器的有源分离器电路。U1 U2实现了 LISN 输出的理想输入阻抗矩阵,而 U3 U4分别提供 CM DM 电压。LCM是一个 CM 线路滤波器(例如Würth Elektronik 744222),位于差分放大器 U4的输入端,用于增大 DM 结果的CM 抑制比(共模抑制比 [CMRR] ® -dB)并最大限度地减少 CM/DM 交叉耦合。  

实际电路示例 - 汽车同步升压转换器  

考虑图 6 中所示的同步升压转换器。该电路在汽车应用中很常见,通常作为预升压稳压器在冷启动或瞬态欠压条件下保持电池电压供应。  

图片 6:汽车同步升压转换器(采用 50Ω/5μH LISN,用于CISPR 25 EMI 测试)  

在车辆底盘接地端直接连接一个 MOSFET 散热器,可以提高转换器的热性能和可靠性,但共模 EMI 性能会受到影响。图 6 所示的原理图中,包含升压转换器以及 CISPR 25 建议采用的两个LISN 电路(分别连接在 L1  L2 输入线上)。  

考虑到升压转换器的 CM 噪声传播路径,图 MOSFET Q1 Q2替换为等效的交流电压流和电流源。图 7 中,还呈现了与升压电感 LF、输入电容 CIN和输出电容 COUT相关的寄生分量部分。特别是 CRL-GND,它是负载电路与底盘 GND 之间的寄生电容,包括长负载线和布线以及下游负载配置(例如,二次侧输出连接到底盘接地的隔离式转换器,或者用大型金属外壳固定到底盘上的电机驱动系统)所产生的寄生电容。  

图片 7:具有LISN 的同步升压拓扑的高频等效电路,只有在 LISN 中流动的 CM 电流路径与CM 发射测量相关  

漏源开关(SW 节点)电压的上升沿和下降沿代表主要的 CM 噪声源。CP1 CP2分别代表 SW 与底盘之间以及SW 与散热器之间的有效寄生电容。图 8 显示了 SW 节点电容(电场)耦合为主要 CM 传播路径时简化的 CM 噪声等效电路。  

图片 8:连有LISN 的同步升压电路及其简化 CM 等效电路  

对于电力电子工程师而言,了解各种电源级拓扑中 DM  CM 电流的相关传播路径(包括与高 dv/dt  di/dt 开关相关的电容(电场)和电感(磁场)耦合)非常重要。在 EMI 测试过程中,将 DM CM 发射分开处理有助于对相关 EMI 源进行故障排除,从而简化 EMI 滤波器设计流程。  

功率级寄生效应  

DC/DC 转换器中半导体器件的高频开关特性是主要的传导和辐射发射源。本文章系列的第 2 部分回顾了 DC/DC 转换器的差模 (DM) 和共模 (CM) 传导噪声干扰。在电磁干扰 (EMI) 测试期间,如果将总噪声测量结果细分为 DM  CM 噪声分量,可以确定DM  CM 两种噪声各自所占的比例,从而简化 EMI 滤波器的设计流程。高频下的传导发射主要由 CM 噪声产生,该噪声的传导回路面积较大,进一步推动辐射发射的产生。  

通过了解相关电路寄生效应的影响程度,可以采取适当的措施将影响降至最低并减少总体 EMI 信号。一般来说,采用一种经过优化的紧凑型功率级布局可以降低 EMI,从而符合相关法规,还可以提高效率并降低解决方案的总成本。  

检验具有高转换率电流的关键回路  

根据电源原理图进行电路板布局时,其中一个重要环节是准确找到高转换率电流(高 di/dt)回路,同时密切关注布局引起的寄生或杂散电感。这类电感会产生过大的噪声和振铃,导致过冲和地弹反射。图中的功率级原理图显示了一个驱动高侧和低侧 MOSFET(分别为 Q1 Q2)的同步降压控制器。  

 Q1的导通转换为例。在输入电容 CIN供电的情况下,Q1的漏极电流迅速上升至电感电流水平,与此同时,从 Q2的源极流入漏极的电流降为零。MOSFET 中红色阴影标记的回路和输入电容(图中标记为“1”)是降压稳压器的高频换向功率回路或回路。功率回路承载着幅值和 di/dt 相对较高的高频电流,特别是在 MOSFET 开关期间。  

图片9:具有高转换率电流的重要高频开关回路  

中的回路“2”“3”均归类为功率MOSFET 的栅极回路。具体来说,回路 2 表示高侧 MOSFET 的栅极驱动器电路(由自举电容 CBOOT供电)。回路 3 表示低侧MOSFET 栅极驱动器电路(由 VCC供电)。这两条回路中均使用实线绘制导通栅极电流路径,以虚线绘制关断栅极电流路径。  

寄生组分和辐射 EMI  

EMI 问题通常涉及三大要素:干扰源、受干扰者和耦合机制。干扰源是指 dv/dt /di/dt 较高的噪声发生器,受干扰者指易受影响的电路(或 EMI 测量设备)。耦合机制可分为导电和非导电耦合。非导电耦合可以是电场(场)耦合、磁场(场)耦合或两者的组合称为远场 EM 辐射。近场耦合通常由寄生电感和电容引起,可能对稳压器的 EMI 性能起到决定性作用,影响显著。  

功率级寄生电感  

功率 MOSFET 的开关行为以及波形振铃和 EMI 造成的后果均与功率回路和栅极驱动电路的部分电感相关。图10 综合显示了由元器件布局、器件封装和印刷电路板 (PCB) 布局产生的寄生元素,这些寄生元素会影响同步降压稳压器的 EMI 性能。  

图片10:降压功率级和栅极驱动器的剖析原理图(包含感性和容性寄生元素)  

有效高频电源回路电感 (LLOOP是总漏极电感 (LD)、共源电感 (LS)(即输入电容和 PCB 走线的等效串联电感(ESL))和功率 MOSFET 的封装电感之和。按照预期,LLOOP与输入电容 MOSFET 回路(图中的红色阴影区域)的几何形状布局密切相关。  

与此同时,栅极回路的自感 LG MOSFET 封装和 PCB 走线共同产生。从图10 中可以看出,高侧 MOSFET Q1的共源电感同时存在于电源和栅极回路中。Q1的共源电感产生效果相反的两种反馈电压,分别控制 MOSFET 栅源电压的上升和下降时间,因此降低功率回路中的 di/dt。然而,这样通常会增加开关损耗,因此并非理想方法。  

功率级寄生电容  

公式 1 为影响EMI 和开关行为的功率 MOSFET 输入电容、输出电容和反向传输电容三者之间的关系表达式(以图10 中的终端电容符号表示)。在 MOSFET 开关转换期间,这种寄生电容需要幅值较高的高频电流。  

图片  

公式 2 的近似关系表达式表明,COSS与电压之间存在高度非线性的相关性。公式 3 给出了特定输入电压下的有效电荷 QOSS,其中 COSS-TR是与时间相关的有效输出电容,与部分新款功率 FET 器件的数据表中定义的内容一致。  

图片  

10 中的另一个关键参数是体二极管 DB2的反向恢复电荷 (QRR),该电荷导致 Q1导通期间出现显著的电流尖峰。QRR取决于许多参数,包括恢复前的二极管正向电流、电流转换速度和芯片温度。一般来说,MOSFET QOSS和体二极管 MOSFET QOSS会为分析和测量过程带来诸多难题。在 Q1导通期间,为 Q2 COSS2充电的前沿电流尖峰和为 QRR2供电以恢复体二极管 DB2的前沿电流尖峰具有类似的曲线图,因此二者常被混淆。  

EMI频率范围和耦合模式  

列出了三个粗略定义的频率范围,开关模式电源转换器在这三种频率范围内激励和传播 EMI。在功率 MOSFET 开关期间,当换向电流的转换率超过 5A/ns 时,2nH 寄生电感会导致10V 的电压过冲。此外,功率回路中的电流具有快速开关边沿(可能存在与体二极管反向恢复和 MOSFET COSS充电相关的前沿振铃),其中富含谐波成分,产生负面影响严重的 H 场耦合,导致传导和辐射 EMI 增加。  

图片2:开关转换器噪声源和常规 EMI 频率分类  

噪声耦合路径主要有以下三种:通过直流输入线路传导的噪声、来自功率回路和电感的 H 场耦合以及来自开关节点铜表面的 E 场耦合。  

转换器开关波形分析建模  

如第 2 部分所述,开关节点电压的上升沿和下降沿分别是非隔离式转换器中 CM 噪声和场耦合的主要来源。在EMI 分析中,设计者最关注电源转换器噪声发射的谐波含量上限或频谱包络,而非单一谐波分量的幅值。借助简化的开关波形分析模型,我们可以轻松确定时域波形参数对频谱结果的影响。  

为了解与开关节点电压相关的谐波频谱包络,图11 给出了近似的时域波形。每一部分均由其幅值 (VIN)、占空比 (D)、上升和下降时间(tR tF)以及脉宽 (t1来表示。其中,脉宽的定义为上升沿中点与下降沿中点的间距。  

傅立叶分析结果表明,谐波幅值包络为双 sinc 函数,转角频率为 f1 f2,具体取决于时域波形的脉宽和上升/下降时间。对于降压开关单元的各个输入电流波形,可以应用类似的处理方法。测得的电压和电流波形中相应的频率分量可以表示开关电压和电流波形边沿处的振铃特性(分别由寄生回路电感和体二极管反向恢复产生)。  

图片11:开关节点电压梯形波形及其频谱包络(受脉宽和上升/下降时间影响)  

一般来说,电感 LLOOP会增加 MOSFET 漏源峰值电压尖峰,并且还会加剧开关节点的电压振铃,影响 50MHz  200MHz 范围内的宽带 EMI。在这种情况下,最大限度缩减功率回路的有效长度和闭合区域显得至关重要。这样不仅可减小寄生电感,而且还可以减少环形天线结构发出的磁耦合辐射能量,从而实现磁场自消除。  

稳压器输入端基于回路电感比率发生传导噪声耦合,而输入电容 ESL 决定滤波要求。减小 LLOOP会增加输入滤波器的衰减要求。幸运的是,如果降压输出电感的自谐振频率 (SRF) 较高,传导至输出的噪声可降至最低。换言之,电感应具有较低的有效并联电容 (EPC),以便在从开关节点到 VOUT的网络中获得较高的传输阻抗。此外,还会通过低阻抗输出电容对输出噪声进行滤波。  

等效谐振电路  

根据图12 所示的同步降压稳压器时域开关节点的电压波形可知,MOSFET 开关期间传输的寄生能量会激发 RLC 谐振。右侧的简化等效电路用于分析 Q1导通和关断时的开关行为。从电压波形中可以看出,上升沿的开关节点电压明显超出 VIN,而下降沿的开关节点电压明显低于接地端 (GND)  

振荡幅值取决于部分电感在回路内的分布,回路的有效交流电阻会抑制随后产生的振铃。这不仅为 MOSFET 和栅极驱动器提供电压应力,还会影响宽带辐射 EMI 的中心频率。  

图片 12MOSFET 导通和关断开关转换期间的同步降压开关节点电压波形及等效 RLC 电路  

根据图12 中的上升沿电压过冲计算可得,振铃周期为 6.25ns,对应的谐振频率为 160MHz。此外,将一个近场 H 探头直接放在开关回路区域上方也可以识别该频率分量。利用计算型 EM 场仿真工具,可以推导出与高频谐振和辐射发射相关的部分回路电感值。不过,还有一种更简单的方法。这种方法需要测量谐振周期TRing1并从 MOSFET 数据表中获取输入电压工作点的 COSS2,然后利用公式 4 计算总回路电感。  

图片  

其中两个重要因素是谐振频率以及谐振固有的损耗或阻尼因子 a。主要设计目标是通过最大限度减小回路电感尽可能提升谐振频率。这样可以降低存储的无功能量总值,减少谐振开关节点电压峰值过冲。此外,在趋肤效应的作用下,较高频率处的阻尼因子增大,提升 RLOOP的有效值。



来源:电磁兼容之家
非线性电源电路电磁兼容半导体通用汽车电力电子芯片电机
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2025-04-03
最近编辑:4天前
电磁兼容之家
了解更多电磁兼容相关知识和资讯...
获赞 35粉丝 162文章 2173课程 0
点赞
收藏
作者推荐

开发中常遇电磁兼容EMC问题及解决办法……

第2175期一般电子产品都最容易出的问题有:RE--辐射,CE--传导,ESD--静电。通讯类电子产品不光包括以上三项:RE,CE,ESD,还有Surge--浪涌(雷击,打雷)。医疗器械最容易出现的问题是:ESD--静电,EFT--瞬态脉冲抗干扰,CS--传导抗干扰,RS--辐射抗干扰。针对于北方干燥地区,产品的ESD--静电要求要很高。针对于像四川和一些西南多雷地区,EFT防雷要求要很高。如何提高电子产品的抗干扰能力和电磁兼容性:1、 下面的一些系统要特别注意抗电磁干扰:(1) 微控制器时钟频率特别高,总线周期特别快的系统。(2) 系统含有大功率,大电流驱动电路,如产生火花的继电器,大电流开关等。(3) 含微弱模拟信号电路以及高精度A/D变换电路的系统。2、 为增加系统的抗电磁干扰能力采取如下措施:(1) 选用频率低的微控制器:选用外时钟频率低的微控制器可以有效降低噪声和提高系统的抗干扰能力。同样频率的方波和正弦波,方波中的高频成份比正弦波多得多。虽然方波的高频成份的波的幅度,比基波小,但频率越高越容易发射出成为噪声源,微控制器产生的最有影响的高频噪声大约是时钟频率的3倍。(2) 减小信号传输中的畸变微控制器主要采用高速CMOS技术制造。信号输入端静态输入电流在1mA左右,输入电容10PF左右,输入阻抗相当高,高速CMOS电路的输出端都有相当的带载能力,即相当大的输出值,将一个门的输出端通过一段很长线引到输入阻抗相当高的输入端,反射问题就很严重,它会引起信号畸变,增加系统噪声。当Tpd>Tr时,就成了一个传输线问题,必须考虑信号反射,阻抗匹配等问题。信号在印制板上的延迟时间与引线的特性阻抗有关,即与印制线路板材料的介电常数有关。可以粗略地认为,信号在印制板引线的传输速度,约为光速的1/3到1/2之间。微控制器构成的系统中常用逻辑电话元件的Tr(标准延迟时间)为3到18ns之间。在印制线路板上,信号通过一个7W的电阻和一段25cm长的引线,线上延迟时间大致在4~20ns之间。也就是说,信号在印刷线路上的引线越短越好,最长不宜超过25cm。而且过孔数目也应尽量少,最好不多于2个。当信号的上升时间快于信号延迟时间,就要按照快电子学处理。此时要考虑传输线的阻抗匹配,对于一块印刷线路板上的集成块之间的信号传输,要避免出现Td>Trd的情况,印刷线路板越大系统的速度就越不能太快。用以下结论归纳印刷线路板设计的一个规则:信号在印刷板上传输,其延迟时间不应大于所用器件的标称延迟时间。(3) 减小信号线间的交叉干扰:A点一个上升时间为Tr的阶跃信号通过引线AB传向B端。信号在AB线上的延迟时间是Td。在D点,由于A点信号的向前传输,到达B点后的信号反射和AB线的延迟,Td时间以后会感应出一个宽度为Tr的页脉冲信号。在C点,由于AB上信号的传输与反射,会感应出一个宽度为信号在AB线上的延迟时间的两倍,即2Td的正脉冲信号。这就是信号间的交叉干扰。干扰信号的强度与C点信号的di/at有关,与线间距离有关。当两信号线不是很长时,AB上看到的实际是两个脉冲的迭加。CMOS工艺制造的微控制由输入阻抗高,噪声高,噪声容限也很高,数字电路是迭加100~200mv噪声并不影响其工作。若图中AB线是一模拟信号,这种干扰就变为不能容忍。如印刷线路板为四层板,其中有一层是大面积的地,或双面板,信号线的反面是大面积的地时,这种信号间的交叉干扰就会变小。原因是,大面积的地减小了信号线的特性阻抗,信号在D端的反射大为减小。特性阻抗与信号线到地间的介质的介电常数的平方成反比,与介质厚度的自然对数成正比。若AB线为一模拟信号,要避免数字电路信号线CD对AB的干扰,AB线下方要有大面积的地,AB线到CD线的距离要大于AB线与地距离的2~3倍。可用局部屏蔽地,在有引结的一面引线左右两侧布以地线。(4) 减小来自电源的噪声电源在向系统提供能源的同时,也将其噪声加到所供电的电源上。电路中微控制器的复位线,中断线,以及其它一些控制线最容易受外界噪声的干扰。电网上的强干扰通过电源进入电路,即使电池供电的系统,电池本身也有高频噪声。模拟电路中的模拟信号更经受不住来自电源的干扰。(5) 注意印刷线板与元器件的高频特性在高频情况下,印刷线路板上的引线,过孔,电阻、电容、接插件的分布电感与电容等不可忽略。电容的分布电感不可忽略,电感的分布电容不可忽略。电阻产生对高频信号的反射,引线的分布电容会起作用,当长度大于噪声频率相应波长的1/20时,就产生天线效应,噪声通过引线向外发射。印刷线路板的过孔大约引起0.6pf的电容。一个集成电路本身的封装材料引入2~6pf电容。一个线路板上的接插件,有520nH的分布电感。一个双列直扦的24引脚集成电路扦座,引入4~18nH的分布电感。这些小的分布参数对于这行较低频率下的微控制器系统中是可以忽略不计的;而对于高速系统必须予以特别注意。(6) 元件布置要合理分区元件在印刷线路板上排列的位置要充分考虑抗电磁干扰问题,原则之一是各部件之间的引线要尽量短。在布局上,要把模拟信号部分,高速数字电路部分,噪声源部分(如继电器,大电流开关等)这三部分合理地分开,使相互间的信号耦合为最小。G 处理好接地线印刷电路板上,电源线和地线最重要。克服电磁干扰,最主要的手段就是接地。对于双面板,地线布置特别讲究,通过采用单点接地法,电源和地是从电源的两端接到印刷线路板上来的,电源一个接点,地一个接点。印刷线路板上,要有多个返回地线,这些都会聚到回电源的那个接点上,就是所谓单点接地。所谓模拟地、数字地、大功率器件地开分,是指布线分开,而最后都汇集到这个接地点上来。与印刷线路板以外的信号相连时,通常采用屏蔽电缆。对于高频和数字信号,屏蔽电缆两端都接地。低频模拟信号用的屏蔽电缆,一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属罩屏蔽起来。(7) 用好去耦电容。好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对40MHz以上的噪声几乎不起作用。1uf,10uf电容,并行共振频率在20MHz以上,去除高频率噪声的效果要好一些。在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的,即使是用电池供电的系统也需要这种电容。每10片左右的集成电路要加一片充放电电容,或称为蓄放电容,电容大小可选10uf。最好不用电解电容,电解电容是两层溥膜卷起来的,这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格,可按C=1/f计算;即10MHz取0.1uf,对微控制器构成的系统,取0.1~0.01uf之间都可以。3、 降低噪声与电磁干扰的一些经验。(1) 能用低速芯片就不用高速的,高速芯片用在关键地方。(2) 可用串一个电阻的办法,降低控制电路上下沿跳变速率。(3) 尽量为继电器等提供某种形式的阻尼。(4) 使用满足系统要求的最低频率时钟。(5) 时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。(6) 用地线将时钟区圈起来,时钟线尽量短。(7) I/O驱动电路尽量靠近印刷板边,让其尽快离开印刷板。对进入印制板的信号要加滤波,从高噪声区来的信号也要加滤波,同时用串终端电阻的办法,减小信号反射。(8) MCD无用端要接高,或接地,或定义成输出端,集成电路上该接电源地的端都要接,不要悬空。(9) 闲置不用的门电路输入端不要悬空,闲置不用的运放正输入端接地,负输入端接输出端。印制板尽量使用45折线而不用90折线布线以减小高频信号对外的发射与耦合。(10) 印制板按频率和电流开关特性分区,噪声元件与非噪声元件要距离再远一些。(11) 单面板和双面板用单点接电源和单点接地、电源线、地线尽量粗,经济是能承受的话用多层板以减小电源,地的容生电感。(12) 时钟、总线、片选信号要远离I/O线和接插件。(13) 模拟电压输入线、参考电压端要尽量远离数字电路信号线,特别是时钟。(14) 对A/D类器件,数字部分与模拟部分宁可统一下也不要交叉。(15) 时钟线垂直于I/O线比平行I/O线干扰小,时钟元件引脚远离I/O电缆。(16) 元件引脚尽量短,去耦电容引脚尽量短。(17) 关键的线要尽量粗,并在两边加上保护地。高速线要短要直。(18) 对噪声敏感的线不要与大电流,高速开关线平行。(19) 石英晶体下面以及对噪声敏感的器件下面不要走线。(20) 弱信号电路,低频电路周围不要形成电流环路。(21) 任何信号都不要形成环路,如不可避免,让环路区尽量小。(22) 每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。(23) 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电容时,外壳要接地。来源:电磁兼容之家

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习计划 福利任务
下载APP
联系我们
帮助与反馈