感觉上，对MOS管导通时电子的来源，有了一点理解

电脑修回来了，最大的影响，就是，我的全职主妇的心态又转回来了，重心又有点偏向专业学习了。

今天早上7:20就出发，我和队友带着三娃，奔向医院。因为我要去做个无痛胃肠镜，因为是全麻，所以需要有一名家属在外面。

又不能把三娃单独放在家里，危险的事情，总是想也想不到的。所以7:10的时候，就把三娃都叫醒了。

虽说，这个时间点，对于上学时期是挺正常的；但是对于寒假时期，就又点早了。

不过，三娃很识大体，10分钟之内，完成出门前的准备工作，完全没有平时的起床气，老母亲表示很幸福。

(2)

在这两天，满屏的deepseek上面有提到，问了deepseek一个关于MOS管反型层的问题，他给的回答是这样的。

我把上面的3篇文献都下载下来，然后豆包还推荐了一本，加起来4本(需要的，可以扫文末的二维码，已上传到网盘)。

(3)

瞅着这四本书，翻翻这本，看看那本，着实是看不懂。

还好有AI的解释，勉强从里面拎出点信息。我把Neamen的书，直接喂给了deepseek，然后让他帮忙给找出相关信息。

然后我基于上面的指示，去看相应内容。

(4)

在10.1.1节中，把MOS管看成MOS电容，如下图所示。

然后给MOS电容的gate施加电压，虽然在书中，有讲解p-type sub和n-type sub，有讲解施加正电压和负电压，但是考虑到我现阶段，只是想知道p-type sub且gate施加正电压时沟道中电子的来源问题，因此，其他的，就先不在这细说了。

如书中所讲，当施加开始施加正电压时：

在gate处施加正电压，氧化层和接触面处的空穴被排斥，留下固定的负离子，形成耗尽层，在文献[2]中也是差不多的描述。

如书中所讲，当施加的电压变大时：

当在p-type MOS电容上施加大的正电压时，在oxide和sub的接触面处的Efi<EF，表明在该界面处是n-type，形成了包含电子的反型层。

不过，能带图，又是偶的一个知识盲点，为啥向下弯曲？明天再琢磨琢。

在这里，反型层产生了，但是没有涉及到源极和漏极，所以是不是就说明，当VGS>0、VDS=0时，反型层中的电子来自p-type的衬底?

从[1]中的11.1.1 Subthreshold Conduction可知，subthreshold conduction也是基于这个机理。

(5)

在[1]的10.3.1中，提到：

当电流开始流动起来的时候，电子从源极流出，走向漏极。

参考文献：

[1] Donald A. Neamen, Semiconductor Physics and Devices Basic Principles