引言
静电通常人为产生,如生产、组装、测试、存放、搬运等过程中易累积在人体、仪器、设备或元器件上。不知情时接触这些带电物体,会形成放电路径,瞬间损坏电子元件或系统,类似于云层中的电荷击穿产生闪电。为避免这种损坏,就如维修电脑时需配戴静电环托。这种静电放电现象在空气湿度大时更易发生,因为湿度有助于形成导电通道。
ESD是电子元器件损坏的常见原因之一,其瞬间的高电压可能导致电路烧毁。因此ESD保护是IC设计和制造中的头号难题之一。
1
ESD
ESD(Electro-Static Discharge)即静电放电,是指当带电体上的电荷通过接触、电击或感应突然流至另一个物体上的现象。是一种电荷快速中和的过程,通常伴随着高电压、低电量、小电流和短作用时间的特点
主要危害:在集成电路(IC)遭受ESD的事件中,由于放电路径的电阻极低,通常无法有效抑制放电过程中的电流。这种巨大的瞬间电流能够对IC造成剧烈的损伤,产生的局部热量足以令硅片熔化。此外,ESD还可能导致IC内部金属连线的烧毁、钝化层的损坏以及晶体管单元的毁坏
2
原理及其IC预防策略
知己知彼方能百战不殆,当我们理解原理后,预防也就手拿把掐了。
人体放电模式(HBM)就像是一个人在干燥的冬日里触摸金属门把手,瞬间的电击让人一惊,同样地,这种微小的静电放电也可能对敏感的电子元件造成致命一击。
人体放电模型通常用100pF的电容器和1.5kΩ的电阻来模拟。瞬间放电电流的尖峰值大约是1.33安培(对于2kV的ESD放电电压)。电流上升时间在2-10ns之间,电流持续时间在130ns-170ns之间。
机器放电模式(MM)则如同一台充满静电的机器人突然伸出机械臂去触碰一个芯片,其放电的强烈程度犹如闪电般迅猛,对电子元件的破坏力不容小觑。
由于机器多为金属,其等效电阻可以认为是0Ω,等效电容定为200pF。虽然电压较低(例如200V),但由于等效电阻为0,放电电流比人体放电模式大得多。并且放电过程较短,通常在几纳秒到几十纳秒之间。因此对元器件的破坏性远大于人体放电模式。
因此可以得出,对于IC的静电保护措施有多么重要了。
3
ESD保护Layout
通常有避免ESD脉冲产生的传导干扰和电磁辐射干扰进入敏感的电子产品内部 PCB线,以及ESD 传导电流走最小阻抗路径这两种方式解决。
在ESD和TVS器件的应用中,其放置位置和PCB的走线设计对于静电保护至关重要。ESD/TVS器件的引脚PCB走线所产生的寄生电感能够显著增加整体的钳制电压。如图5所示,当ESD/EOS瞬态突波电流流经TVS引脚PCB走线时,所产生的寄生电感L1/L2会直接导致整体钳制电压Vtotal的上升,这对保护电路的设计效果产生显著影响。
在进行PCB走线设计时,应尽量减少L1/L2的值,以达到更好的静电保护效果。具体做法是将ESD/TVS防护器件直接跨接在受保护的线路上,避免在原有线路上添加额外的T形分支走线路径。这样可以减少L1/L2带来的效应,确保TVS防护元件能够发挥最佳的保护效果。
另外,当TVS器件需要通过过孔接地时,建议使用2~3个VA过孔来减小寄生电感。同时,TVS接地时也应直接连接到大面积的GND层,避免使用GND trace设计,因为这同样会在该处产生额外的电感,从而增加整体钳制电压,影响保护电路的设计效果。
在设计系统保护电路时,TVS(瞬态电压抑制器)的钳位参数无疑是至关重要的。在相同的设计条件下,这些参数将直接影响系统的保护性能和设计余量,使其表现更加出色。然而,我们同样不能忽视电路基础的重要性,即布局和布线的质量。没有良好的电路基础作为支撑,即便是最优秀的TVS也难以充分发挥其应有的效果。
一个真正优秀的电路保护设计,实际上是一个经过精心策划和细致执行的系统设计。在这个系统中,每一个环节都至关重要,都值得我们去深入了解和学习。因此,我们需要重视电路基础的设计,通过合理的布局和布线来优化电路的性能,从而确保TVS等保护器件能够发挥最佳的作用,为整个系统提供稳定、可靠的静电保护。
需要特别注意的是:对于复位芯片、音频单元、电源芯片、DDR4/5内存芯片、蓝牙芯片、主芯片等敏感芯片,应尽可能使它们远离1/0连接器接口和外壳缝隙,以减少潜在的ESD风险。如果由于布局限制无法完全避免这些风险,可以通过增加ESD/TVS器件来提供额外的防护。
对于关键引脚或线路,如复位、时钟、石英、测试引脚或AD转换器的高阻抗测量输入等敏感信号线,应在靠近ESD干扰源的位置放置TVS进行钳位。在TVS防护元件和关键引脚走线之间,建议加入电阻来优化防护效果。