第2473期本文开始，将介绍针对所产生的SiC功率元器件中浪涌的对策。今天先介绍浪涌抑制电路。浪涌抑制电路如上一篇所述，SiC功率元器件中栅极-源极电压（VGS）的正浪涌在开关侧和非开关侧均有发生，但是尤其会造成问题的是在LS（低边）导通时的非开关侧（HS：高边）的事件（II）。右侧的波形图与上一篇中给出的波形图相同。其原因是开关侧已经处于导通状态，因此，当非开关侧的正浪涌电压超过SiC MOSFET的栅极阈值电压（VGS(th)）时，HS和LS会同时导通并流过直通电流。只是由于SiC MOSFET的跨导比Si MOSFET的跨导小一个数量级以上，因此不会立即流过过大的直通电流。所以即使流过了直通电流，也具有足够的冷却能力，只要不超过MOSFET的Tj(max)，基本上没有问题。然而，直通电流毕竟是降低系统整体效率的直接因素，肯定不是希望出现的状态，因此就有必要增加用来来抑制浪涌电压的电路，以更大程度地确保浪涌电压不超过SiC MOSFET的VGS(th)。抑制电路的示例如下。这些电路图是在SiC MOSFET的普通驱动电路中增加了浪涌抑制电路后的电路示例。抑制电路（a）是使用关断用的驱动电源VEE2时的电路，而抑制电路（b）是不使用VEE2的示例。在这两个电路中，VCC2都是导通用的驱动电源，OUT1是SiC MOSFET的导通/关断信号，OUT2是镜像钳位 控制信号，GND2是驱动电路的GND。另外，下表中列出了所添加的抑制电路的功能。添加了上面电路图中红色标记的部件。由于D2和D3通常会吸收数十ns的脉冲，因此需要尽可能将其钳制在低电压状态 ，为此通常使用肖特基势垒二极管（SBD）。另外，选择SOD-323FL等底部电极型低阻抗封装产品效果更好。来源：电磁兼容之家