聊聊如何做好做准封装翘曲仿真
随着封装尺寸的不断增大，翘曲问题也越来越引起业界的关注。过大的封装翘曲可引起一系列问题，如虚焊、桥接等上板焊接质量问题，也可能导致封装可靠性降低，甚至underfill crack、Die crack、ELK crack等断裂问题的发生。一旦发生以上问题，将造成较大的经济和时间损失。因此，在封装设计前期能够较为准确的预测封装翘曲，显得至关重要。那么，有什么好的办法吗？今天我们就从有限元仿真的角度，聊一聊如何做好做准封装翘曲仿真。
影响封装翘曲的原因有很多，如来料翘曲、封装材料参数、基板布线、加工工艺、封装结构等等，是一个多因素影响的复杂过程，我们对以上影响因素进行注意讨论。
一、来料翘曲
来料翘曲是封装翘曲的一个关键影响因素，以FCBGA为例，尤其是lid来料和基板来料翘曲。来料翘曲的形貌和数值都会对最终的封装翘曲造成影响。以25mm封装为例，lid来料通常为笑脸，即lid顶部向下凹陷，这与加工时的工艺有很大关系，翘曲值通常在50um以内。翘曲值与翘曲形貌当然也与厂家的管控标准和能力有关；25mm封装基板的来料翘曲通常在40um以内，大部分呈现出笑脸的形貌，基板的来料翘曲也和基板的加工工艺有很大关系，通常基板厂家能够控制基板翘曲值维持在一个正负范围内，但不能控制基板翘曲形貌。由于来料存在翘曲，封装成型后的翘曲必然受到来料翘曲的影响，那么在仿真时如果能够考虑来料翘曲，那么必然能够更好的预测封装翘曲。
在ANSYS Mechanical软件中，能够通过External Data功能，将结构的初始应力导入到模型当中，构建模型的初始翘曲，再结合生死单元功能，将初始翘曲与其他结构结合在一起，即可实现考虑初始翘曲的仿真分析。具体如何使用External Data功能构建模型初始翘曲，可参考此公众 号之前的文章，链接如下：
如何利用ANSYS Workbench构建模型初始变形？一文搞定
二、封装材料参数
一个完整封装中包含多种材料，同样以FCBGA封装为例，由有机基板、硅、underfill、solder、TIM、ad胶、铜lid等多种不同材料组成，基板又包含了Core、ABF、SR等有机材料的叠层，在叠层中还包含铜线路。不同材料的具有不同的CTE参数，结构间CTE的不匹配是造成封装翘曲的根本原因。在封装翘曲仿真中，准确的材料参数是提高仿真精度的关键。
在常规的仿真中，通常使用厂家提供的材料Datasheet中的参数作为输入，但这远远不够。Datasheet中的参数可能存在数据缺失或数据不全的问题。封装生产过程需要有较大的温度跨度，如室温~260℃，在此温度范围内，大多数有机材料都会经历玻璃化转变，在玻璃化转变温度（Tg）前后，材料性能会有较大区别。厂家提供的Datasheet中往往只包括Tg之前的参数，Tg之后的参数缺失，因此不能反映材料的真实性能；另外Datasheet中的材料参数不完整，如ABF材料的存储模量是随温度变化的，并且不是线性变化，Datasheet中最多能够提供起始温度和终止温度两个温度点的参数，同样不能反映材料的真实性能。
要想获得材料的真实性能，材料参数测试是必要的。对于常规的参数如CTE、Tg、存储模量，可使用TMA、DMA进行测试，可获得材料随温度变化过程中的参数变化，能够最大程度反映材料的真实性能，相关测试方法可参考IPC-TM-650标准。
除了常规的线性材料参数以外，材料的弹塑性性能以及粘弹性性能同样影响翘曲仿真精度，材料如铜的弹塑性性能可使用万能材料试验机进行测试，获得力位移曲线，得到屈服强度、抗拉强度等塑性参数；对于有机材料如ABF、Core材，主要受粘弹性影响，粘弹性的一个显著特征就是温度和频率相关，在不同的温度和频率下会表现出不同的特性，同时也表现出时间的相关性，随着时间的推移，材料内部的应力会逐渐发生改变。材料的粘弹性参数可以通过DMA进行测试，并进行公式拟合，最终能够输入到仿真软件当中进行翘曲仿真。下图为TA仪器的TMA（左）和DMA仪器（右）。
三、基板布线
基板布线即基板内部铜的布置形式，涉及到铜分布及覆铜率，不同的分布和覆铜率会对翘曲产生不同的影响。常规的仿真方法一种是将走线层全部简化为铜材料，使用铜的参数进行仿真，但这种方法忽略了走线层的介质材料，简化程度较大；另一种方式是使用材料体积等效的方法，将铜和介质材料按照体积等效的方法，计算出一个等效的参数，此种方法虽方便快捷，且能在一定程度上考虑覆铜率的影响，但认为铜是均匀分布，忽略了走线的具体结构。
目前一个较好的方法是使用ANSYS的Trace mapping功能，将铜走线映射到基板的对应层当中，能够在最大程度上考虑走线的影响。使用此种方法时，网格划分越精细，映射越接近实际结构，因此需要对网格进行细化，一定程度上增加了网格数量。另外作者发现Trace mapping功能不能和生死单元结合使用，会出现计算不收敛的问题，如有其他读者遇到类似情况，欢迎讨论。Trace mapping达到的效果如下所示，使用方法请参考公众 号以往文章，链接如下：
四、加工工艺
封装翘曲和加工工艺强相关，在完整的封装加工流程中，前前后后会经历多大站点，每个站点的载荷各不相同，主要为温度和压力，且材料性能和温度相关，因此在不同温度下，封装的翘曲会有所不同。如果把封装前后经历的所有站点全部囊括到仿真中并不现实，因此需要进行简化，将主要的工艺站点考虑进去，如FC、Underfill Cure、Lid Attach和Solder Ball Mount。
FC站点将Die焊接到基板上，会经历一次reflow，温度最高可达到260℃；
Underfill Cure站点为填充underfill并进行固化，填充温度通常为165℃或150℃；
Lid Attach站点为贴lid的过程，此过程涉及TIM胶的固化，Ad胶的固化，还涉及到贴盖压力，是一个相对复杂的过程，贴盖压力会根据不同TIM类型、不同封装厂经验有所区别，固化温度通常为150℃或125℃；
Solder Ball Mount为植球过程，将solderball植到基板表面，此过程会再经历一次reflow，温度最高可达到260℃。
封装加工工艺是影响封装翘曲的一个关键因素，仿真时应与工艺工程师充分沟通，获取到准确的工艺参数作为仿真输入条件。
在仿真时虽然应尽可能考虑工艺条件，但目前有些工艺条件还是无法完全考虑，如升降温速率、真空压力、频繁的升温降温以及真空平台吸附产生的应力累计、释放等，还需更进一步的探索。
五、封装结构
仿真中应按照对象实际结构建模，这是仿真的基本原则之一。但建模时采用的结构尺寸通常为结构的设计尺寸，和实际加工尺寸存在一定的偏差，如lid加工尺寸偏差控制在±10%，ABF厚度偏差甚至达到±20%，Ad胶和TIM厚度同样存在类似问题。因此，在项目中应注意积累封装各部分尺寸公差，可以通过厂家提供的COC报告中获取，形成经验，逐渐应用到后续项目。
如果此文章能够帮到您，请不吝点赞及在看，并分享给更多需要的人。另外作者曾收到一些读者留言，但由于查看消息不及时导致无法回复，在此表示诚挚的歉意。为避免此问题再次发生，各位读者可添加作者微 信，有问题相互讨论，大家共同进步。
来源：芯片封装设计与制造
