汽车电子电磁兼容性的问题存在及有哪些改进措施？

第2432期一、什么是 PCB 设计中的 EMC电磁兼容 和 EMI 电磁干扰？1、EMC 电磁兼容EMC 是电磁兼容的简称。PCB 中的 EMC 是电路板在其电磁环境中工作而不会对周围的其他设备产生难以忍受的电磁干扰的能力。一般来说，实现符合 EMC 的设计，工程师必要要考虑三个基本方面：产生不需要的电磁辐射及其传播设计或组件各自易受电磁干扰的脆弱性PCB 设计不应对其自身造成无法容忍的电磁干扰简单的说，EMC 就是电子系统在共同的电磁环境下运行的能力，首先不受其他系统的影响，其次，不受其他系统的干扰，最后，不受自身的干扰。2、EMI 电磁干扰EMI 是电磁干扰的简称。EMI 指电磁波从其他设备或自然来源对一个设备的负面影响或破坏。EMI 也称为电磁噪声。每个工程师都应该遵循 EMC 配置标准，以将 EMI 总量及其影响降至最低。在印刷电路板上，有各种潜在的干扰源，可能会导致以下类别的各种潜在影响：传导发射（信号和电源完整性）辐射发射抗辐射和传导发射静电放电二、 避免 PCB 设计中出现 EMC 和 EMI 的 9 个技巧1、地平面因为所有电路都需要接地，所以接地层是预防 EMI 的第一防线。有以下措施可以减少 EMI：增加接地区域在 PCB 内部尽可能多地增加接地区域，可以通过接地的区域有效地分散、减少流出和串扰。如果接地层太少，完全可以添加一层。接地层特别是在多层 PCB 中，接地层是非常重要的，较高的阻抗水平通常是由偷铜和散列接地层引起的。每个组件都应该连接到地平面每个组件都应该连接到接地平面或者接地点。去耦电容如果设计包含去耦电容，则需要连接到接地层，可以通过减小环的幅度来减小返回电流。接地层直接放置在带有信号迹线的平面下方这个平面可以屏蔽 EMI，提供电感和低电阻公共接地。对于某些区域，可能需要隔离接地，以使接地电流无法流过该部分。数字地和模拟地要分开如果电路板上既有模拟电路又有线性电路，则应相互隔离。低频电路应该更多地依赖单点并联接地。当实际走线过程中出现问题时，可以先进行部分串联接地，再进行并联接地。高频电路往往依赖于多点串联接地，接地线应短而粗。网格状铜箔应大量应用在高频元件周围。地线尽可能粗接地线应尽可能粗，以便通过大于 PCB 允许电流两倍的电流，以增加抗噪性。如果采用灌铜做地线，应避免死铜。此外，功能相近的铜线应通过粗引线相互连接，以保证地线的质量，同时降低噪声。接地系统长度应保持在最短接地系统长度应保持在最短，以防止电感成为问题。在低频下，这种影响会变得非常显着。粗线可以提供帮助，以及在 PCB 上使用带有关键轨道的接地层。地线形成闭环回路对于仅包含数字电路的电路板，可以通过将接地电路设计成圆形回路来提高抗噪声能力。2、电源设计不恰当的电源设计会导致产生较大的噪声，最终降低产品的性能。导致电源不稳定的两个主要因素：1）在高速开关状态下，瞬态交流电流过大2）电流回路上存在电感因此，PCB 设计中应充分考虑电源的完整性，还需要遵循以下规则：电源去耦滤波设计在 IC 芯片电源两端桥接一个电容为 0.01μF 至 0.1μF 的去耦电容，可以显着降低整个电路板的噪声和浪涌电流。完成电流补偿后，去耦电容越低越好。由于引线电感低，因此应最佳使用安装电容。对电源进行滤波最有效的方法是在交流电源线处布置滤波器。为防止引线相互耦合或产生环路，滤波器的输入和输出线应从电路板的两侧引出，引线应尽可能短。电源保护设计电源保护设计涵盖过流保护、欠压报警、软启动和过压保护。通过熔断器的应用，可以在 PCB 的功率部分实现过流保护。为了防止熔断器在熔化过程中影响其他模块，输入电压也应设计为保持电容。为防止过电压意外损坏元器件，应通过放电管、压敏电阻等保护装置在配电线与地电位之间建立等电位，实现过电压保护。3、PCB 布局PCB 尺寸必须考虑 PCB 尺寸。当涉及到超大尺寸的电路板时，随着阻抗的增加、抗噪能力的降低和制造成本的上升，走线必须走很长一段路。当电路板尺寸特别小时，会造成散热问题，并且相邻走线之间容易发生串扰。推荐的 PCB 尺寸为长宽比为 3:2 或 4:3 的矩形。此外，当板材尺寸超过200mm*150mm时，应考虑板材收回的机械强度。避免直角过孔、走线等部分避免 45° 到 90°，走线达到超过 45 °时，电容会增加。结果，特性阻抗发生变化，导致反射，这种反射会导致 EMI。你可以通过修整需要转角的走线或通过两个或多个 45 度或更小的角度对它们进行布线来避免此问题。保持信号分离数字电路、模拟电路和噪声源应独立放置在板上，高频电路应与低频电路隔离。此外，应注意强弱信号的分量分布和信号传输方向问题。尽可能增加走线宽度更宽的走线尺寸可有效减少辐射发射。使电流回路尽可能小使返回电流路径尽可能短，并沿着电阻最小的路径布线。返回路径的长度应与传输迹线的长度大致相同或更短。谨慎使用过孔过孔在 PCB 设计中是必要的，因为它们可以在布线时利用电路板中的多个层。但是，在使用它们时必须小心。通孔将其自身的电感和电容效应添加到混合物中，由于特性阻抗的变化可能导致反射。过孔也会增加走线长度，这需要匹配。尽可能避免使用过孔作为差分走线。4、元器件放置分离模拟和数字组件与走线一样，始终将模拟和数字电路和组件分开。将模拟电路和数字电路放置得很近可能会导致串扰等问题。为避免这种情况，请使用屏蔽、多层和单独的接地，使模拟和数字信号尽可能远离彼此，一般来说，最好将模拟信号和数字信号完全分开。小心高速组件越快越小，它可能产生的 EMI 量就越大。你可以通过屏蔽和过滤来对抗这种自然的 EMI。1）可以在电路板设计中将高速组件与其他组件分开。2）另一个要采取的措施是保持高速信号和时钟尽可能短，并与接地层相邻。这些措施有助于将串扰、噪音和辐射水平控制在可接受的水平范围内。组件根据相同的分类进行放置兼容的组件应独立放置，以确保组件在空间中不会相互干扰。重量超过 15 克的组件在被支撑固定之前不应进行焊接不应该组装又大又重且产生大量热量的组件，相反，应该组装在成品盒子的底板上。此外，必须保证散热，并且热敏组件应远离产生热量的组件。优先选用 IC 元件与分立元件相比，IC元件具有封装优良、焊点少、故障率低等优点，应优先选用。此外，应选择信号斜率相对较慢的器件，以减少信号产生的高频部分。表面贴装器件的应用可以减少走线长度，降低阻抗并提高 EMC。敏感元件放置敏感信号元件应远离电源和大功率设备，敏感信号线绝不允许穿过大功率设备。热敏元件应放置在远离热器件的位置，而温度敏感元件应放置在温度最低的区域。高电位差元件放置高电位差元件之间的距离应加大，以免发生短路。另外，大功率元器件应尽量布置在测试时手摸不到的地方，并经过绝缘保护。5、PCB 层数设计适当的 PCB 层数在层数方面，单层 PCB、双层 PCB 和多层 PCB 。单层 PCB 和双层 PCB 适用于中低密度布线或低完整性电路。基于制造成本的考虑，大多数消费电子产品依赖于单层 PCB 或双层 PCB 。然而，由于它们的结构缺陷，它们都会产生大量的EMI，并且它们对外部干扰也很敏感。多层 PCB 往往更多地应用于高密度布线和高完整性芯片电路。因此，当信号频率较高且电子元件分布密集时，应选择至少 4 层的 PCB。在多层 PCB 设计中，电源层和地层应专门布置，信号线和地线之间的距离要减小。结果，所有信号的环路面积都可以大大减小。从 EMC 的角度来看，多层 PCB 能够有效降低辐射，提高抗干扰能力。单层 PCB 设计单层 PCB 通常工作在几百 KHz 的低频，因为许多高频设计条件受到低频限制，例如缺乏RF电路返回和完全闭合所需的控制条件，明显的线路趋肤效应或不可避免的磁性和环形天线问题。因此，单层 PCB 往往对射频干扰（如静电、快速脉冲、辐射或传导射频）敏感。在单层 PCB 设计中，没有考虑信号完整性和端子匹配。首先是电源和地线设计，然后是应该放置在地线旁边的高风险信号设计。越近越好。最后是其他线条的设计。具体设计措施包括：1）必须保证电源线和地线沿关键电路信号网络中的电源箱接地点。2）应根据子功能进行走线布线，并且必须严格考虑敏感组件和相应的 I/O 端子和连接器的设计要求。3）关键信号网络中的所有元件应相邻放置。4）当 PCB 需要多个接地点时，确保这些点相互连接，并包括连接方法设计。5）对于其他线路布线，RF 返回路径清晰通过。双层/多层 PCB 设计1）关键电源层应与相应的接地层相邻布置，并产生耦合电容。关键电源层与PCB去耦电容配合，有利于降低电源层的阻抗，获得良好的滤波效果。2）相邻平面上的关键信号不允许穿过分裂区，以阻止信号环路扩大，以减少强辐射，降低干扰灵敏度。3）时钟信号、高频信号和高速信号等关键信号需要相邻的接地层。例如，与接地平面相邻的信号平面可以被视为信号路由的最佳平面，从而可以缩小信号环路面积和屏蔽辐射。4）电源平面应小于接地平面。6、EMI 屏蔽屏蔽和滤波可以将 EMI 的影响降至最低。一些屏蔽和过滤选项包括：组件和电路板屏蔽物理屏蔽是封装整个或部分电路板的金属封装。目标是防止 EMI 进入电路板的电路，具体方法因 EMI 来源而异。对于来自系统内部的 EMI，组件屏蔽可用于封装产生 EMI 的特定组件，从而连接到地，减小天线环路尺寸并吸收 EMI。其他屏蔽可能会包裹整个电路板，以防止来自外部来源的 EMI。例如，法拉第笼是一种厚厚的保护外壳，旨在阻挡射频波。这些设备通常由金属或导电泡沫制成。低通滤波有时，PCB 可以包括低通滤波器以消除组件中的高频噪声。这些滤波器抑制来自这些部分的噪声，允许电流在返回路径上继续而不受干扰。电缆屏蔽传输模拟和数字电流的电缆会产生最多的 EMI 问题，屏蔽这些电缆并将它们前后接地有助于消除 EMI 干扰。7、跟踪路由对输出相同但方向相反的电流信号进行并联布局，以消除磁干扰。应最大限度地减少印刷引线的不连续性。例如，引线宽度不应突然变化，引线角超过 90°。EMI 大多由时钟信号线产生，在走线过程中时钟信号线应靠近接地回路。当涉及远离 PCB 的电线时，应将驱动器放置在连接器旁边。由于时钟引线、行驱动器或总线驱动器的信号线通常承载较大的瞬态电流，因此印刷引线应尽可能短。对于分立元件，印刷引线宽度可以达到大约 1.5mm。然而，对于 IC，印刷引线的宽度应在 0.2mm 至 1.0mm 之间。避免在热器件周围或大电流流过的引线周围使用大面积铜箔，否则产品长时间处于热环境中可能会导致铜箔膨胀或掉落等问题。如果必须使用大面积的铜箔，最好利用栅格，这样有利于消除铜箔与基板热粘合产生的逸出气体。焊盘中心的过孔孔径应适当大于元件引脚的孔径。如果焊盘太大，往往会产生干焊。8、路由设计为了最大限度地减少辐射干扰，应选择多层 PCB，内层定义为电源层和接地层，以降低电源电路阻抗，并在信号线产生均匀接地层的情况下阻止公共阻抗噪声。它通过改善信号线和接地层之间的分布电容，在阻止辐射方面发挥着关键作用。电源线、地线和电路板上的走线对高频信号应保持低阻抗。当频率保持如此高时，电源线、接地线和电路板走线都成为负责接收和发射干扰的小天线。为了克服这种干扰，与增加滤波电容相比，降低电源线、地线和电路板走线所具有的高频阻抗更为重要。因此，电路板上的走线应短而粗且排列均匀。电源线、地线和印刷走线应适当布置，使其短而直，以尽量减少信号线和返回线形成的环路面积。时钟发生器应尽可能靠近时钟设备。石英晶体振荡器的外壳应接地。时钟域应由接地线环绕，时钟线应尽可能短。电路板应采用45°而不是90°的折线，以减少高频信号的传输和耦合。单层PCB和双层PCB应采用单点接电源和单点接地。电源线和接地线都应尽可能粗。I/O 驱动电路应靠近电路板边缘的连接器。关键线要尽量粗，两边要加保护地，高速线路应短而直。组件引脚应尽可能短，这尤其适用于去耦电容器，使用无引脚的安装电容。对于 A/D 元件，数字部分和模拟部分的地线不能交叉。时钟、总线和芯片选择信号应远离 I/O 线和连接器。模拟电压输入线、参考电压端应远离数字电路信号线，尤其是时钟。当时钟线与 I/O 线垂直时，干扰比与 I/O 线平行时更小。此外，时钟组件引脚应远离 I/O 电缆。不应在石英晶体或对噪声敏感的设备下进行跟踪。切勿在弱信号电路或低频电路周围产生电流回路。任何信号都不应该产生循环。如果必须安排一个循环，它应该尽可能小。9、去藕和接地解耦设计由电感和电容组成的低通滤波器能够滤除高频干扰信号。线路上的寄生电感会使供电速度变慢，从而使驱动器件的输出电流下降。去耦电容的适当放置和电感电容储能功能的应用，使得在开关的瞬间为器件提供电流成为可能。在直流回路中，负载变化会引起电源噪声。去耦电容配置可以阻止由于负载变化而产生的噪声。接地设计对于电子设备，接地是控制干扰的关键方法。如果接地与屏蔽措施正确结合，大部分干扰问题都会得到解决。来源：电磁兼容之家