首页/文章/ 详情

PCB材料与走线

1月前浏览1234

点击蓝字 关注我们

   
   

前言    



在系统设计过程中,无论是选择PCB材料还是电缆类型作为传输介质,都将对系统的整体性能产生举足轻重的影响。当频率达到吉赫兹级别时,任何传输介质都难以避免地会经历一定程度的信号损耗。本文旨在帮助读者有效解决这些信号衰减问题,从而确保为特定应用场景实现最佳的性能表现。这些策略不仅有助于减少信号损失,还能提升系统的整体效率和可靠性。

     

介电损耗

信号能量在介电质中损失的量是材料特性的函数。用于描述材料的参数包括相对介电常数εr(也称为介电常数)和损耗角正切。在吉赫兹范围内的线路速度下,趋肤效应也是能量损失的一个因素。

     

相对介电常数

相对介电常数是评估介电质如何影响导体电容的关键指标。通常较高的相对介电常数会导致信号在走线上的传播速度减慢,同时对于给定的走线几何形状,其阻抗会降低。因此,在多数应用场景中,倾向于选择具有较低εr的材料。所有材料的相对介电常数都会随着频率的变化而变化,但这一变化在FR4这类常见PCB板材料中尤为显著。由于εr直接影响走线的阻抗,所以随着信号频率的增加,FR4走线的阻抗值可能会发生显著变化。在较低速率(如1.125 Gb/s)下,这种影响可能不明显,但在高速率(如10 Gb/s)时,它可能成为一个不可忽视的问题。

基板材料的选择应基于高速走线的总长度和预期的信号速率。通过HSPICE等仿真工具进行假设分析,可以评估不同基板材料对信号完整性的影响,包括改变介电常数、损耗角正切等参数对眼图质量的模拟。这些仿真分析有助于证明在特定应用中使用更高成本材料的合理性和必要性,并可能进一步探讨其他设计参数(如铜厚)的优化空间。

     

损耗角正切

损耗角正切反映电磁波在传输线上电磁能量损失至介电质的程度,低值意味着能量衰减小,信号衰减少。高频时,能量损失加剧,特别是高频谐波,导致信号边沿退化。趋肤效应使电流集中于导体表面,随频率增电阻增,加剧电阻损耗,影响与损耗角正切相似,高频谐波尤甚。例如,10 Gb/s信号下FR4基频同样受衰减。基板材料选择需平衡性能与成本,FR4适合多数应用,但高频需考虑陶瓷、PTFE、LCP等高性能材料,以满足信号速率、传输距离、成本及可制造性要求。

     

走线几何结构

走线特征阻抗由堆叠与自身几何结构决定,差分走线还受紧密耦合对间电感和电容耦合影响。阻抗受周围导体耦合影响,包括平面、过孔等。基板、导体属性及距离决定耦合量,进而影响阻抗。二维场求解器可解决复杂交互并计算阻抗,也用于验证几何结构。宽走线减少电阻损耗,实现更严格阻抗控制。带状线因双侧屏蔽优于单侧屏蔽的微带线。建议使用二维或三维场求解器验证以获得最佳结果。

     

走线布局

为了避免潜在的噪声干扰,高速走线应避免与其他走线或噪声源靠近布局。在相邻信号平面上,走线应采用垂直排列策略,以最大限度减少串扰问题。

在条件允许的情况下,优先选用带状线布局,特别是最顶层和最底层的带状线层,这样可以有效减少过孔残端的影响。在堆叠规划时,应将这些层尽可能地置于顶层和底层附近。

设计约束有时可能要求使用微带线,例如在BGA出口路径或从过孔到连接器发射点、SMT焊盘的连接中。在这些情况下,微带线走线必须保持尽可能短的距离。

推荐使用斜角45度的弯曲设计(而非90度弯曲),因为90度弯曲会导致走线有效宽度变化,进而因附加导体区域与参考平面的电容耦合而产生阻抗不连续现象。

此外,差分对中的两条走线必须实现长度匹配,以消除偏斜现象。偏斜会导致共模中的不匹配,进而降低差分信号的电压摆幅,影响信号质量。

     

回流电流

跨平面分割布线可能会引发回流电流的问题,这是由趋肤效应所决定的,即高速信号倾向于在走线表面附近传播。同时回流电流也紧密耦合在参考平面的表面附近流动。在正常情况下,回流电流会沿着与信号走线平行的路径传播,以保持电流环的最小面积。

不过在平面分割处,这种平行的回流路径被打断,迫使回流电流寻找新的路径以绕过分割区域。这通常会导致次优的回流路径选择,进而增大电流环的面积。增大的电流环面积不仅增加了电磁辐射的风险,还会提高平面分割处走线的电感值,从而对走线的阻抗特性产生不利影响。

因此在进行PCB设计时,需尽量避免不必要的平面分割,以减少对回流电流路径的干扰,确保信号传输的稳定性和可靠性。如果必须进行平面分割,则应采取适当的措施来优化回流路径,如增加过孔来提供低阻抗的回流通道,或者通过调整分割区域的大小和形状来减少对回流电流的影响。


来源:Trent带你学硬件
信号完整性材料控制
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2024-09-10
最近编辑:1月前
Trent硬件设计
签名征集中
获赞 13粉丝 9文章 45课程 0
点赞
收藏
作者推荐

Trent丨硬件设计与检查

前言硬件开发是一个系统性的过程,无论是经验丰富的硬件工程师还是热衷于动手的电子爱好者,都会经历相似的步骤来将想法转化为实际的产品。对于专业工程师而言,深入掌握开发流程能够确保项目的高效推进,减少错误和返工,提升产品的质量和竞争力。而对于电子爱好者来说,了解整个流程有助于他们更全面地理解硬件工作的原理,更好地实现自己的创意和想法,同时提升他们在实践中的技能水平和解决问题的能力。本文主要介绍相对简洁的硬件开发流程,让大家能直观的了解产品是怎样开发的,需要着重注意什么。 如上鱼骨图,先进行需求分析,然后进行设计,再进行测试验证,最后再进行制作。硬件测试主要考量原理图设计是否合理,系统测试能看出是否完全满足了需求的功能。接下来将拆分每一个步骤进行介绍。1需求分析重要性需求分析是整个环节中最重要的一环,无论后续的制作多么的神乎其神,如果没有符合用户需求,那一切都是无用功。如何分析市场调研定义调研目标:明确产品需求分析的目的,例如了解市场竞争情况、研究用户需求等。收集数据:采用多种途径收集相关数据,包括市场报告、行业数据、专家访谈、用户调研等。分析数据:对收集到的数据进行整理和分析,发现市场趋势、行业痛点和用户需求。需求定义定义产品范围:明确产品的定位和功能,确定产品开发的范围和目标。写需求文档:撰写需求文档,包括产品描述、用户场景、功能需求、非功能需求等。需求评审:组织相关人员对需求文档进行评审和讨论,确保需求的准确性和完整性。需求分解功能分解:将产品需求按照不同的功能模块进行拆解和归类。任务分解:将功能拆解为具体的任务和子任务,并进行任务分配和优先级排序。技术评估:评估各项任务对技术实现的要求和挑战,确定可行性和优化方案。需求优先级排序:根据市场需求和用户价值,为各项需求确定优先级,确定首要解决的需求。2原理图设计使用checklist当我们选定好芯片后,首先需要充分了解芯片用checklist可以带来很多帮助,电路设计涉及许多细节,包括电路设计的基本原理、元件选型、布线规则等。一个详细的checklist可以帮助设计师确保每一步都已经被仔细检查和测试,没有遗漏任何关键步骤,并且设计师可以更快地识别和纠正设计中的错误,而不是在后期发现问题再返回修改,这样可以大大提高工作效率。checklist通常包含行业标准和最佳实践,按照标准进行设计可以确保电路设计的质量,同时可以识别并预防一些可能的EMC问题、过热问题等。而如果是团队协作设计,使用统一的checklist可以确保所有成员都遵循相同的设计流程和标准,从而提高团队协作的效率和设计的一致性。 部分检查项目3Layout定义Layout,也称为PCB布局,是指在PCB上合理地摆放和安排电子元件,以及设计这些元件之间的连线,以确保电路的功能和性能得以实现。步骤明确硬件总体需求:了解电路板的尺寸、元件数量、接口类型等要求。绘制原理图和单板功能框图:根据需求绘制电路原理图,并划分功能模块。确定板框大小:在PCB设计软件中设定板框大小,以限制布线区域。元器件布局:根据“先大后小,先难后易”的原则,优先布局重要的单元电路和核心元器件。同时,要参考原理框图,根据主信号流向规律安排主要元器件。布局应便于调试和维修,小元件周围不应放置大元件,需调试的元、器件周围要有足够的空间。布线:在元器件布局完成后,进行布线设计。布线应遵循以下原则:总的连线尽可能短,关键信号线最短;高电压、大电流信号与小电流、低电压的弱信号完全分开;模拟信号与数字信号分开;高频信号与低频信号分开。此外,去耦电容的布局应尽量靠近IC的电源管脚,并使之与电源和地之间形成的回路最短。电气规则检查(ERC):在布线完成后,进行电气规则检查,以确保电路设计符合电气规则,避免潜在的错误。 pcie布线规则4测试明确测试方向首先确定硬件的稳定性、性能、功能的完整性等方面的测试目标。再界定测试的具体内容,如功能测试、性能测试、兼容性测试等。其次是分析硬件的功能需求,确保测试能覆盖所有功能点。确定硬件的性能要求,如响应时间、传输速率,最后再对硬件可靠性进行测试,确定测试的目标和相关指标。测试方式1、依照设计流程,执行自我检查步骤。2、利用自己或公司以往总结的核查清单,对常见的问题进行筛查。3、对照参考设计图和官方提供的核查项目,开展有针对性的问题查找。4、完成上述步骤后,通过其他人共同进行评估,作为最终的全面检查环节。在这里给大家推荐一个硬件干货视频大家可以看看,基于工作实际应用,从器件手册开始讲解,详细讲解工作中各来源:Trent带你学硬件

未登录
还没有评论
课程
培训
服务
行家
VIP会员 学习 福利任务 兑换礼品
下载APP
联系我们
帮助与反馈