TVS等同于普通二极管吗？

2月前浏览1484

微信公众号：电磁兼容之家

第2359期

许多人将硅基瞬态电压抑制器（TVS）称为“二极管”。TVS制造商自己可能也在沿用这个概念；毕竟，我们经常将这些器件称为“TVS 二极管”或“静电放电（ESD）保护二极管”。

从技术上来说，二极管是一种两端子器件，主要沿一个方向传导电流。TVS或TVS二极管也是两端子器件，用于在反向击穿区域中传导电流。

如果TVS等同于“普通二极管”，我们是否可以随便选择TVS 二极管或相关类型的二极管来保护电路呢？如果真这样做的话，结果可能会令人失望。

随着设计几何尺寸的缩小和总线速度的不断提高，TVS二极管的工程设计越来越有挑战性。大多数新型TVS 器件都极为复杂、多结，专为特定应用而设计。虽然在电路图上的符号相同，但内部电路更为精密。图1 是一个低电容、深折回TVS 器件，这绝对不是“普通二极管”。我们来仔细看看。

图 1 – TVS 结构示例

TVS二极管到底是什么？

一个常见的误解是认为TVS二极管等同于齐纳二极管，有很多人将TVS二极管称为“齐纳”。其实TVS二极管和齐纳二极管是为完全不同的应用而设计的。齐纳二极管用于调节电压，因此可在击穿区域内工作（图2）。

图 2 – 齐纳二极管工作区域

TVS二极管是专门用于抑制瞬态过电压事件的器件。在正常工作条件下，TVS对受保护电路呈高阻抗。唯一流动的电流是器件的漏电流，通常为几纳安。当瞬态电压超过器件的击穿电压时，TVS二极管导通（图 3）。

图3 – TVS 工作区域

TVS二极管会在短时间内耗散大量能量。瞬态事件的持续时间从几纳秒到一毫秒不等。这就需要较大的结面积来促进电流的均匀分布，并需要用其他设计元件确保器件可以吸收预期的能量，避免造成损坏。

TVS 参数

TVS工作电压是指器件对电路呈高阻抗时的电压。通常所选TVS器件的工作电压要尽可能接近电路工作电压。在瞬态事件中，受保护线路上的电压将快速升高。一旦超过TVS击穿电压，它就会成为传导瞬态电流的低阻抗路径。

在最大瞬态电流条件下，TVS两端产生的电压被称为钳位电压。这个关键参数常常被忽略，因为它也是受保护电路两端的电压。如果超过了受保护IC 的最大功能限制，它可能会损坏。对高速电路的保护还面临其他设计挑战，例如在不损害TVS传导高能瞬变能力的前提下，降低TVS的有效负载电容。

降低钳位电压

在第一部分中，我们了解到瞬态电压抑制二极管(TVS) 的钳位电压是关键的保护参数。TVS制造商一直在努力降低钳位电压，以适配不断缩小的IC尺寸和对过电压事件的更高敏感性。实现低钳位电压的一种方法是将器件设计为一旦触发即可“折回”至较低电压的结构。折回可深可浅，具体取决于预期的应用。实现深折回的一种方法是设计一种自触发晶闸管TVS结构（图4）。

图4 深折回的TVS结构

使PNP晶体管的集电极-基极在特定电压下击穿，便可实现自触发，并可通过TVS 结构精确控制。在瞬态事件中，TVS开始导通，电流流入NPN晶体管的基极。随后电流被驱动到PNP晶体管的基极，依此类推，直到两个晶体管都被驱动到饱和状态。这样两个端子之间的电压会突然折回或降至低电平。一旦瞬变消退，只要移除受保护线路上的电压，器件就会返回到高阻抗状态。这种保护解决方案的一个缺点是在某些应用中可能发生“闩锁”。瞬态电压事件触发TVS时会发生闩锁，并在瞬态消散后保持导通。虽然深折回器件提供了一些可行的最低钳位电压解决方案，但出于闩锁考虑，可能需要使用非折回或浅折回器件。图5 是典型的浅折回TVS 电路。

图5 浅折回的结构

这里，TVS与具有浮动基极的晶体管的集电极-发射极并联。基极被设计为一旦TVS开始导通，晶体管集电极-发射极两端的电压将迫使基极“穿通”。结果是轻微或“浅”折回特性。图6 为TVS IV 特性曲线的对比。

图6 TVS IV 特性

降低电容

TVS 必须提供针对瞬态事件的保护，而又不影响电路的正常工作。这很有挑战性，因为参数通常相互冲突。例如，高速电路上使用的TVS 必须具有低电容以避免信号衰减。但器件吸收能量的能力与结面积有关。结面积越大，吸收的能量越多。不过结面积越大，器件电容也会增加，这是不利的一面。降低有效电容的常用方法是将低电容转向二极管电路与TVS 结合使用（图7）。

图7 低电容 TVS

TVS 的电容实际上被“隐藏”在电路中。补偿电路的设计要求二极管具有足够大的面积，在正向偏压条件下传导瞬态电流，并且反向击穿电压应大于TVS 的击穿电压。符合这些要求的TVS 通常是单片器件。

来源：电磁兼容之家

确保电子设备正常工作，电磁兼容性一定要这么设计！

微信公众号：电磁兼容之家第2346期电磁兼容性是指电子设备在各种电磁环境中仍能够协调、有效地进行工作的能力。电磁兼容性设计的目的是使电子设备既能抑制各种外来的干扰，使电子设备在特定的电磁环境中能够正常工作，同时又能减少电子设备本身对其它电子设备的电磁干扰。 1、选择合理的导线宽度由于瞬变电流在印制线条上所产生的冲击干扰主要是由印制导线的电感成分造成的，因此应尽量减小印制导线的电感量。印制导线的电感量与其长度成正比，与其宽度成反比，因而短而精的导线对抑制干扰是有利的。时钟引线、行驱动器或总线驱动器的信号线常常载有大的瞬变电流，印制导线要尽可能地短。对于分立元件电路，印制导线宽度在1.5mm左右时，即可完全满足要求；对于集成电路，印制导线宽度可在0.2～1.0mm之间选择。 2、采用正确的布线策略采用平等走线可以减少导线电感，但导线之间的互感和分布电容增加，如果布局允许，最好采用井字形网状布线结构，具体做法是印制板的一面横向布线，另一面纵向布线，然后在交叉孔处用金属化孔相连。 3、合理走线、避免交叉为了抑制印制板导线之间的串扰，在设计布线时应尽量避免长距离的平等走线，尽可能拉开线与线之间的距离，信号线与地线及电源线尽可能不交叉。在一些对干扰十分敏感的信号线之间设置一根接地的印制线，可以有效地抑制串扰。 4、布局合理、避免串扰为了避免高频信号通过印制导线时产生的电磁辐射，在印制电路板布线时，还应注意以下几点：（1）尽量减少印制导线的不连续性，例如导线宽度不要突变，导线的拐角应大于90度禁止环状走线等。（2）时钟信号引线最容易产生电磁辐射干扰，走线时应与地线回路相靠近，驱动器应紧挨着连接器。（3）总线驱动器应紧挨其欲驱动的总线。对于那些离开印制电路板的引线，驱动器应紧紧挨着连接器。（4）数据总线的布线应每两根信号线之间夹一根信号地线。最好是紧紧挨着最不重要的地址引线放置地回路，因为后者常载有高频电流。（5）在印制板布置高速、中速和低速逻辑电路时，应按照图1的方式排列器件。 5、抑制反射干扰为了抑制出现在印制线条终端的反射干扰，除了特殊需要之外，应尽可能缩短印制线的长度和采用慢速电路。必要时可加终端匹配，即在传输线的末端对地和电源端各加接一个相同阻值的匹配电阻。根据经验，对一般速度较快的TTL电路，其印制线条长于10cm以上时就应采用终端匹配措施。匹配电阻的阻值应根据集成电路的输出驱动电流及吸收电流的最大值来决定。 6、电路板设计过程中采用差分信号线布线策略布线常靠近的差分信号对相互之间也会互相紧密耦合，这种互相之间的耦合会减小EMI发射，通常（当然也有一些例外）差分信号也是高速信号，所以高速设计规则通常也都适用于差分信号的布线，特别是设计传输线的信号线时更是如此。这就意味着我们必须非常谨慎地设计信号线的布线，以确保信号线的特征阻抗沿信号线各处连续并且保持一个常数。在差分线对的布局布线过程中，我们希望差分线对中的两个PCB线完全一致。这就意味着，在实际应用中应该尽最大的努力来确保差分线对中的PCB线具有完全一样的阻抗并且布线的长度也完全一致。差分PCB线通常总是成对布线，而且它们之间的距离沿线对的方向。来源：电磁兼容之家