MOS管是怎么慢慢形成那些电路的？
动动手指，关注公众 号并加星标哦
(1) MOS管为啥是这个样子？
电容大家都是比较熟悉的，知道是两个导电板夹着个绝缘层。
巧了，想了解MOS管(以NMOS为例)，也可以从电容开始。
假设有一个电容，一个导体板是良导体，还有一个导体板是半导体，也就是说，不是不导电，但是需要外界一点助力，才能导电，然后中间夹着绝缘层。
然后这个半导体，是一个P-Type Silicon，也就是说，是一种自由电子比较少的半导体，但是少不代表没有，还是有那么一点点。
接着，给良导体给正电压，如下图中A处，给P型半导体负电压，这样子，在良导体上产生正电荷，而对应的，在有一小撮自由电子，出现在P-type与绝缘体的接触面处。
然后又给这一小撮自由电子一点点电压，电子们就开始动起来，形成电流。
自由电子所在的那一部分区域，称之为channel，中文翻译过来是沟道。
但是，在晶圆加工的时候，得是个平面结构，就像我们的PCB板一样。也就是说，上面的示意图得变一下，除了上面的量导体和绝缘层不变外，沟道两边施加电压的地方，以及给p-type硅施加电压的地方，都要移动一下，形成一个平面结构，这样才方便加工。
（2）MOS管的放大特性
从上面可知，Q=CV，也就是说，形成沟道的自由电子的数量，可以由V1控制，V1大，自由电子的数量就多，电阻就小，形成的电流就大。
也就是MOS管有这样一种特性，当改变栅极电压的时候，源极和栅极之间的电流也会跟着发生改变。
因此，MOS管在某种工作状态下，可以作为放大器使用。
(3) MOS管的四种工作状态
当VGS小于VTH时，在绝缘层与半导体接触面上的自由电子还出现，沟道还没有形成，所以MOS管处于关断的状态。
当VGS大于VTH时，沟道开始形成，MOS管的工作状态主要取决于VDS。
当VDS<<2(VGS-VTH)时，MOS管处于deep triode region的状态，可以等效为一个线性电阻，而且阻值受VGS的控制，这个时候沟道是从S到D处。
当VDS一点点增加，但是仍然满足VDS<VGS-VTH时，MOS管处于triode region，这个时候，沟道仍然是从S到D处。
当VDS再增加，满足VDS>VGS-VTH时，MOS管处于saturation region。VDS>VGS-VTH，也就是说VGD<VTH，所以D处的压差不足，在D处没有自由电子出现，沟道截止了。
书中主要分析的是，MOS管工作在saturation region下的各种各样的电路。
(4) 怎么分析MOS管的那些电路
MOS管有大信号模型和小信号模型。
但是大信号模型用来分析电路的时候，困难重重。
所以就假设输入交流信号的幅度非常小，小到可以忽略它对偏置的影响，从而把大信号模型拆解成直流偏置+小信号交流来分析，
直流还是用大信号模型来分析，即还是使用ID与VGS的那个公式。
分析小信号的时候，则用小信号模型。
因此在分析电路的时候，大致的套路都是：
假设管子工作在饱和区，然后通过大信号模型的公式+KCL+KVL来一起计算直流偏置点，证明假设是吻合的；然后通过小信号模型+KCL+KVL来计算输出与输入之间的关系。
(5) MOS管的三种基本电路架构
MOS管有共源，共栅，共漏三种架构。
共源放大器是用的最多的，栅极输入，漏极输出；共栅放大器是源极输入，漏极输出；共漏放大器，也称源极跟随器，是栅极输入，源极输出。
各种放大器的变种，都是基于解决某一个问题出现的。
比如说，下面的共源放大器，Av=-gmRD，想提高增益吧，增加gm增益增加有限，增加RD可能会使电路进入triode region，所以就想到用CS stage with current source load。
电流源除了提供偏置外，也用它的内阻r0替代了RD，一下子把增益提高一个等级。
又比如说，共源放大器，虽然有Av=-gmRD，但是这个增益受很多因素的影响，工艺啊，温度啊，电压啊等等，所以就有了CS stage with diode-connected load。
这样的话，Av就变成了尺寸与尺寸之间的比值，工艺啊，温度啊，电压啊，都不再有影响了。
比如说，共源放大器，虽然可以看成一个恒电流源，但是讨厌的是，它不是一个理想的电流源，电流源的电阻不是无穷大，是r0，所以就有了degenerated CS stage。
这样的话，电流源的内阻就大了很多。
参考文献：
razavi, 微电子基础
每个分指标的计算后面，都跟着一个仿真验证。所有指标都分配完了以后，还会有一个整体链路的仿真。
整体链路仿真，还分单音时候的验证+调制信号的验证；ADS仿完，再用SystemVue走一遍。
