《高速电路设计进阶》一本适合硬件工程师进阶的书
硬件工程师入门之后如何进阶？这是一个很值得思考的问题。深入某个领域研究？研究信号完整性？研究电源？研究DDR？我全都要。
适逢王剑宇老师《高速电路设计进阶》新书出版。本书从设计实践的角度出发，重点围绕电源电路设计、信号完整性设计、DDRx SDRAM存储器应用与设计等几个方面，详细介绍在工作过程中需要掌握的各项技术，并结合具体案例，强化设计要点。本书避开纯理论和复杂公式推导，结合设计实例，用通俗易懂的语言将复杂的高速电路设计介绍给读者。
《高速电路设计进阶》是一本不可多得的专业书籍，对于任何想要在高速电路设计领域深耕细作的工程师和技术人员来说，这是一本必读之作。我在之前拜读王老师的高速电路设计实践一书。
王剑宇，电路设计专家。在业内，与通信电子、汽车电子、医疗电子、安防产品、轨道交通、芯片研发、手机研发企业，以及各类研究所，有深入的技术合作与交流，曾帮助业内众多企业、研究所解决技术难题，为上百家高科技企业、研究所提供过内部技术培训与技术咨询服务，并担任数家高科技研发企业、研究所的长期技术顾问。在电路设计领域工作二十多年，有上百个大型产品的实战设计经验，评审过大量电路设计原理图和PCB图，解决过大量高复杂度工程技术难题。在元器件选择及相关故障分析、电磁兼容性、信号完整性与电源完整性的设计与仿真、电源、CPU及高速存储器的应用、电路板噪声抑制与抗干扰设计、滤波电路设计、电路可靠性设计、电路测试等方面，有非常深入的研究经历和极丰富的实战经验。出版专著《高速电路设计实践》、《高速电路设计进阶》。
看看目录，学到就是赚到。
第1章 电路设计概述 1
1.1 对信号链路的理解 1
1.1.1 对正确建立信号传输链路的理解 1
【案例1.1】 信息传输的过程，以及该过程对信号的要求 1
1.1.2 对信号是否可能产生明显波形畸变的理解 4
【案例1.2】 比较两个周期频率相同的信号 4
【案例1.3】 信号边沿是影响信号传输的唯*重要的参数吗？8
【案例1.4】 USB 2.0差分对是否一定需要阻抗控制 12
【案例1.5】 周期频率对信号质量没有任何影响吗？12
1.2 为什么时钟信号比数据信号更重要 13
1.3 关注温度、湿度等因素对电路特性的影响 15
1.3.1 湿度的影响及其实例 15
【案例1.6】 在电子产品测试中与湿度有关的问题 15
【案例1.7】 存储环境潮湿导致元器件失效 18
1.3.2 温度的影响及其实例 19
【案例1.8】 低温下电子设备启动异常 19
1.4 关注元器件参数偏差对电路设计的影响 25
1.4.1 元器件参数值的偏差 25
1.4.2 正态分布 25
1.4.3 评估参数偏差对电路设计的影响 26
【案例1.9】 评估电路的过压门限参数偏差 26
1.4.4 在替换元器件时，需考虑参数偏差的影响 29
1.4.5 *坏情况分析和蒙特卡罗分析 31
【案例1.10】 低通滤波器的*坏情况分析 32
【案例1.11】 低通滤波器的蒙特卡罗分析 35
1.5 对设计指南的理解和应用 38
1.5.1 元器件应用的“扬长避短”，会随场合的不同而转变 38
1.5.2 如何理解和应用设计指南 39
【案例1.12】 在某些设计场合，无法实现的差分对走线设计要求 41
【案例1.13】 在某些工程设计场合，难以实现的DDR3 SDRAM设计要求 44
【案例1.14】 为什么高密度电路板的层间距会做得比较小？为什么高速电路希望选择介电
常数小一些的板材？48
1.6 硬件研发与软件研发的密切关系 48
1.6.1 设计阶段 48
【案例1.15】 硬件架构设计考虑不周给后续软件调试带来的隐患 50
【案例1.16】 DDR3 SDRAM无法运行到1866Mbps速率的问题 53
1.6.2 调试阶段 54
【案例1.17】 网口出现偶发的数据传输错误 54
1.6.3 研发测试阶段 56
1.7 硬件工程师需权衡各方面的设计需求 56
【案例1.18】 硬件工程师如何做元器件变更的决策 57
1.8 硬件工程师对成本的考虑 58
【案例1.19】 针对某产品CPU高频滤波电容的优化 60
*2章 电源电路的设计 62
2.1 电源模块方案和分立电源方案 62
【案例2.1】 比较电源模块方案和分立电源方案 62
【案例2.2】 控制芯片与功率芯片分离的思路在其他方面的应用 66
2.2 低压差线性电源LDO的应用 68
2.2.1 LDO工作原理 68
2.2.2 LDO相对于开关电源的优势和应用场合 69
2.2.3 LDO电路设计要点 71
【案例2.3】 对比两个LDO输出电压的范围 71
【案例2.4】 LDO输出电压偏高的问题 72
【案例2.5】 某产品在小批量试制后，在高低温抽样测试环节发现的低概率误关机故障 74
【案例2.6】 从稳定性角度看，LDO芯片对输出端所加电容的要求 76
【案例2.7】 利用LDO的PSRR特性实现对开关电源低频段噪声的抑制 78
2.3 针对低功耗要求的电源电路设计 80
【案例2.8】 针对有永不掉电需求的芯片而提供的电源方案 80
【案例2.9】 低功耗设计采用LDO方案，还是采用开关电源方案 81
【案例2.10】 如何更准确地对低功耗设计的电流进行测试 85
2.4 开关电源电路的发展趋势 86
2.5 DC/DC开关电源电路的设计 86
2.5.1 基本工作原理 86
2.5.2 确定开关频率需考虑的问题 88
【案例2.11】 由于开关频率设置得不合理，导致电源输出异常 89
【案例2.12】 由电源开关频率，找到故障调试的线索 91
2.5.3 电源电路中的电感和电容 91
【案例2.13】 工作电流远小于额定电流，电感为何烫手？95
【案例2.14】 对比大感值电感和小感值电感在电源电路中的差异 95
2.5.4 电源工作模式—PWM、PFM、Burst、Pulse Skip 98
【案例2.15】 基于实例对比PWM模式和PFM模式的效率差异和波形差异 99
【案例2.16】 在正常负载条件下，开关节点上产生振荡的原因分析 103
【案例2.17】 电源芯片进入Burst模式导致的故障问题 109
2.5.5 电压控制模式和电流控制模式 110
【案例2.18】 电压控制模式与电流控制模式的响应速度波形对比 118
2.5.6 估算电源功耗 119
【案例2.19】 电源电路MOSFET功耗计算实例 124
【案例2.20】 参数降额过多导致无法实现功耗的*优化 125
【案例2.21】 电源选型的困扰 126
2.5.7 电流监测和过流保护 127
【案例2.22】 通过电感的DCR实现电流监测的PCB实现 131
【案例2.23】 通过对电流干路上精密电阻两端电压的监测实现电流监测的PCB实现 131
【案例2.24】 电流监测电路设计不良导致的误触发过流保护 132
2.5.8 电源纹波和电源噪声 133
【案例2.25】 电容越大，纹波越小？134
【案例2.26】 通过降低电源噪声来减小时钟抖动，解决芯片数据包传输出错的问题 137
2.6 开关电源的PCB设计 138
2.6.1 理解滤波电容的作用及PCB设计要点 138
【案例2.27】 滤波电容的作用 138
2.6.2 环路和路径寄生感性 142
【案例2.28】 针对PCB环路的优化 143
2.6.3 接地、散热 145
【案例2.29】 一个关于电源电路接地的常见错误 147
2.6.4 开关节点的处理 148
2.6.5 反馈信号的设计要点与PCB走线 148
2.6.6 各设计要求的优先级分析 151
【案例2.30】 当设计无法按理想的方式实现时的处理方法 152
【案例2.31】 在两种不同的设计中，从电感到开关节点连线的不同处理方法 153
2.6.7 开关电源PCB设计要点总结 154
【案例2.32】 电源宏观布局的两个案例 155
【案例2.33】 非屏蔽式电感可能带来的问题 157
2.7 针对电源电路高频噪声的一种解决方法 158
2.8 电源电路典型故障诊断与案例分析 161
【案例2.34】 根据产品要求确定电源选型 161
【案例2.35】 某批次电路板的MOSFET发热严重 162
【案例2.36】 芯片启动异常的故障分析 163
【案例2.37】 比较升压电源的三种PCB设计方式 165
2.9 电源电路设计实例与分析 166
2.9.1 获取电源芯片的基本信息 167
【案例2.38】 电源输入电压范围裕量太小导致的设备运行故障 167
2.9.2 根据实际应用场合确定电源的工作模式 169
2.9.3 确定电源的保护方式 170
2.9.4 电源电路的设计 172
【案例2.39】 对电感额定电流参数值的思考 173
2.10 电源系统的环路稳定性设计 175
2.10.1 系统稳定性原理和零点、极点分析 175
【案例2.40】 运算放大器电路输出振荡的情况分析 176
【案例2.41】 电源电路伯德图测试结果分析 178
【案例2.42】 应用环路调整的方法解决电源噪声问题 179
【案例2.43】 电路设计中极点和零点的构造 180
2.10.2 电源系统环路设计的宏观要求 183
【案例2.44】 如何有效衰减电源低频带噪声？187
2.10.3 系统环路框图 189
2.10.4 Type Ⅱ型补偿网络 190
2.10.5 Type Ⅲ型补偿网络 191
2.10.6 一个环路设计的实例 192
第3章 信号完整性设计 198
【案例3.1】 仅依赖信号时域信息，导致故障调试方向错误 198
3.1 低速电路高速化 198
【案例3.2】 带有多个从设备的SPI总线遇到的传输故障 199
3.2 对高速信号传输有影响的因素 200
3.3 时钟是*重要的 201
3.4 噪声对电路的影响 201
3.5 DC（直流）耦合和AC（交流）耦合 203
3.5.1 DC耦合和AC耦合的对比 203
3.5.2 AC耦合只能用于直流平衡的场合 204
3.5.3 对AC耦合电路中接收端直流偏置的处理 204
3.5.4 对高速链路上AC耦合电容的处理 205
3.5.5 AC耦合电容摆放的位置 205
3.5.6 电容的寄生感性分析及其对AC耦合电容工作特性的影响 207
【案例3.3】 对电容滤波能力的错误理解 207
3.6 阻抗 208
3.6.1 传输线阻抗参数的影响因素 209
3.6.2 过孔阻抗参数的影响因素 209
【案例3.4】 高速差分对换层过孔处存在的阻抗突变问题 209
3.6.3 阻抗设计需充分考虑生产的影响和要求 210
3.6.4 阻抗设计需充分考虑设计的具体情况和要求 211
3.6.5 阻抗设计需充分考虑连接器的影响 212
3.6.6 总结 213
3.7 PCB板材 213
3.7.1 PCB板材的Dk和Df参数 213
3.7.2 PCB和信号损耗 215
【案例3.5】 PCB损耗参数是连接芯片损耗裕量和PCB走线长度要求的桥梁 215
【案例3.6】 高速电路PCB设计中铜箔粗糙度的确定 216
3.7.3 PCB板材的玻纤效应 217
3.7.4 PCB板材的玻璃转化温度Tg 218
3.7.5 高速电路PCB板材的选择 218
3.7.6 新PCB板材的验证 219
3.8 串扰 220
3.8.1 理解串扰 220
3.8.2 减小串扰 223
【案例3.7】 由连接器导致的差分对信号串扰 224
3.9 一个发送端、多个接收端的设计 226
3.9.1 两个案例 226
【案例3.8】 JTAG接口无法访问的问题 226
【案例3.9】 电路板无法启动的故障分析 227
3.9.2 菊花链拓扑结构 228
【案例3.10】 在菊花链拓扑结构中，哪个位置的负载芯片信号质量*好？230
3.9.3 T型拓扑结构 231
【案例3.11】 对DDR3 SDRAM T型拓扑结构的分析 232
3.9.4 基于案例分析菊花链拓扑结构和T型拓扑结构 235
【案例3.12】 对高速差分对信号一驱二的设计分析 235
3.10 5Gbps及以上速率的高速电路设计 238
3.10.1 高速串行差分传输技术 239
3.10.2 高速串行接口的均衡技术与案例分析 242
【案例3.13】 通过改善FFE参数值解决链路传输问题 245
【案例3.14】 10Gbps信号眼图的优化与分析 245
【案例3.15】 高速接口低温测试出错的故障解决与分析 246
【案例3.16】 动态配置的CTLE，还是固定的CTLE？247
【案例3.17】 比较两种应用场景下的DFE参数值 249
3.10.3 5Gbps以上高速电路调试技巧 251
【案例3.18】 25Gbps差分对抖动偏大的故障调试 253
3.10.4 5Gbps以上高速电路的验证 257
3.11 眼图和眼图测量 258
【案例3.19】 信号眼图分析 260
3.12 关于仿真 260
【案例3.20】 盲目套用设计指南导致的设计问题 264
【案例3.21】 时序仿真和实测结果存在较大偏差 266
【案例3.22】 对比仿真时芯片参数的设置和电路工作时芯片参数的设置 268
【案例3.23】 一个仿真通过而实测不通过的例子 271
第4章 DDRx SDRAM工作原理、性能分析与硬件技术要点 272
4.1 DDRx SDRAM概述 272
4.1.1 Flash存储器能否取代DDRx SDRAM 272
4.1.2 DRAM和SRAM的对比 272
4.1.3 DDRx和GDDRx SDRAM的区别 273
4.1.4 对DDRx SDRAM运行速率的理解 275
【案例4.1】 对DDRx SDRAM接口速率的错误理解 275
4.2 DDRx SDRAM的基本结构及工作原理 276
4.2.1 DDRx SDRAM工作过程分析 276
4.2.2 对DDRx SDRAM工作过程中关键问题的理解 278
【案例4.2】 计算Refresh操作对DDRx SDRAM性能的影响 279
4.2.3 DDRx SDRAM内部组织结构分析 281
4.2.4 DDRx SDRAM内部结构—输出阻抗校准单元 283
4.2.5 DDRx SDRAM内部结构—存储单元与总容量 283
4.2.6 DDRx SDRAM内部结构—数据预取单元及其在每一代DRAM上发生的变化 283
4.2.7 DDRx SDRAM内部结构—ODT单元 286
4.3 各代DDRx SDRAM的演进过程和硬件技术要点 287
4.3.1 从DDR到DDR2 288
4.3.2 从DDR2到DDR3—存储性能提升 288
4.3.3 从DDR2到DDR3—工作电压和功耗降低 289
4.3.4 从DDR2到DDR3—优化信号输出阻抗 289
【案例4.3】 是否应该在DDRx SDRAM的信号线上串联电阻 289
4.3.5 从DDR2到DDR3—DQS信号强制使用差分对 290
4.3.6 从DDR2到DDR3—引入Reset（复位）信号 290
4.3.7 从DDR2到DDR3—写平衡机制和Fly By拓扑结构 291
【案例4.4】 DDR3 SDRAM初始化失败的原因分析 295
4.3.8 从DDR3到DDR4—存储性能提升 296
【案例4.5】 分析Bank Group对DDR4 SDRAM性能的影响 297
4.3.9 从DDR3到DDR4—工作电压和功耗降低 298
4.3.10 从DDR3到DDR4—数据信号电平从SSTL变为POD，数据参考电平VREFDQ片
内可调 299
4.3.11 从DDR3到DDR4—DBI机制 300
4.3.12 从DDR3到DDR4—数据组引入CRC校验，地址组引入奇偶校验 301
【案例4.6】 DDR4 SDRAM的两种错误校验方案分析 303
4.3.13 从DDR4到DDR5—一个64位数据通道分为两个32位数据通道 304
【案例4.7】 双Rank和双通道这两种DRAM存储方案的分析和对比 305
4.3.14 从DDR4到DDR5—工作电压降低、性能更高 307
4.3.15 从DDR4到DDR5—新的命令编码方式 307
4.3.16 从DDR4到DDR5—地址和数据都采用POD，且都支持片内ODT 308
4.3.17 从DDR4到DDR5—DFE均衡 309
4.4 系统存储性能分析、计算与总结—综合实例 310
4.4.1 综合实例分析 310
【案例4.8】 DDR4 SDRAM存储性能分析 311
4.4.2 系统存储性能的总结 316
4.5 本章总结 318
第5章 DDRx SDRAM硬件电路设计、调试及案例解析 320
5.1 原理性设计思路、原理图设计要点与案例解析 320
5.1.1 存储系统的存储单位分析 320
5.1.2 存储器选型需考虑的若干要点 322
【案例5.1】 存储器选型的考虑要点 322
5.1.3 电源电路与上电顺序 324
5.1.4 信号线序调整 326
【案例5.2】 DDRx SDRAM的线序调整 326
5.1.5 地址信号映像（Address Mirroring） 328
5.1.6 参考电压VREF 330
5.1.7 单粒子翻转（SEU）问题与ECC校验 332
5.1.8 DDRx SDRAM写操作、读操作时DQ、DQS的相位关系 333
5.1.9 DDR4 SDRAM硬件初始化过程中的关键步骤 334
【案例5.3】 分析CPU设计指南对数据、地址走线长度提出的要求 335
5.1.10 DDRx SDRAM硬件设计流程 336
5.2 PCB布局设计要点与案例解析 336
5.2.1 T型拓扑结构的布局要点 337
【案例5.4】 T型拓扑设计实例 337
5.2.2 Fly By拓扑结构的布局要点 338
5.2.3 其他布局要点 339
5.3 PCB布线设计要点与案例解析 340
5.3.1 案例解析：随DRAM升级换代而愈加严格的设计要求 341
【案例5.5】 在DDR4 SDRAM评审中发现的问题及其相关研究结果 341
5.3.2 信号分组 344
5.3.3 T型拓扑结构和Fly By拓扑结构的布线要点 345
【案例5.6】 五片DRAM芯片采用T型拓扑布线应注意的问题 347
【案例5.7】 若干片DRAM芯片采用Fly By拓扑布线应注意的问题 349
5.3.4 CLK差分对的信号质量优化 352
【案例5.8】 分析两个设计中CCOMP电容的不同处理方式 353
5.3.5 DDR3、DDR4 SDRAM布线设计要求 353
【案例5.9】 DDR4 SDRAM无法以*高设计速率运行的原因 357
【案例5.10】 电路长时间运行时遇到的偶发性错误 357
【案例5.11】 设计评审时发现的关于绕线等长的问题 359
【案例5.12】 DRAM的PCB设计中出现的过孔阵列问题 360
5.3.6 等长和等延时 361
5.4 信号质量、时序分析及其实例解析 361
5.4.1 地址控制信号的时序和信号质量分析 362
【案例5.13】 2400Mbps速率的DDR4 SDRAM的地址信号时序测量 363
5.4.2 差分对时钟信号的信号质量分析 367
5.4.3 数据信号的信号质量分析（眼图分析） 369
参考文献
