DDR4硬件设计验证和信号完整性仿真精品课40讲—掌握全流程实操 DDR4硬件设计、验证、仿真、测试

播放量13671次
4.9分
订制培训
共40讲 更新到第41讲
当前总时长:6小时4分23秒
¥1299¥1500仅剩7席
优惠剩余时间
简介
目录(试看)
评价
精品
作者优秀用户好评内容充实
详细信息
课程亮点
作者优秀
从业经验5+年
用户好评
课程评分大于4.8,带字好评量大于等于10个
内容充实
工程案例/内容体系完整
平台推荐
主编推荐/全网独家
增值服务
Vip答疑服务

服务:

  • 课程资料下载
  • 90天知识圈
  • 在线开票
  • 提供培训通知
  • 交流群

本课适合哪些人学习:

1、学习型仿真工程师

2、理工科院校学生

3、硬件设计师

4、siwave ads软件学习和应用者

5、DDR测试工程师

6、SI工程师


你会得到什么:

1、掌握DDR4的原理设计、设计注意事项、如何在vivado工程中验证原理设计的正确性

2、掌握DDR4的pcb设计注意事项,阻抗如何控制

3、掌握DDR4的仿真流程:从控制器(ultraScale fpga)到封装 PCB DRAM全流程仿真

4、通过仿真学会如何对DDR4信号质量进行判读

5、完整的工程实例


课程介绍:

DDR4硬件设计 验证 仿真全流程精讲-掌握Siwave、ADS、vivado在DDR4工程中如何使用

长图850.jpg

课程内容

1 课程介绍

2 硬件设计需求介绍

3 原理图设计指南讲解

4 原理图设计讲解

5 在Vivado软件中对原理设计进行工程验证

6 DDR4 PCB Layout设计指南讲解

7 DDR4层叠阻抗设计

8 PCB设计文件导入Siwave

9 DQ信号及电源的S参数抽取

10 DDR4在ADS中进行写通路仿真

11 DDR4在ADS中进行读通路仿真

12 DDR4地址信号在ADS中仿真

13 抽取DQ及电源S参数注意事项

14 抽取地址信号S参数注意事项

15 VTT电源S参数抽取方式

16 抽取地址信号S参数注意事项

17 VTT信号S参数抽取方式

18 封装RLC参数如何生成及添加进行仿真

19 UltraScale DDR ControllerSettings and IBIS Simulation

20 DCI控制

21 VREF_CNTR模块

22 Fly_by结构深入研究

23 DDR4写读过程中指标要求

24 IBIS介绍

25 DDR4 interposer埋阻工艺介绍

26 埋阻设计要点

27 9系列FPGA之DDR3原理设计指南

28 9系列FPGA之DDR3 PCB设计指南

29 DDR4仿真总结


课程相关图片:

  • 第1讲 课程介绍
  • 第2讲 硬件设计需求概述
  • 第3讲 DDR4原理图设计指南介绍
  • 第4讲 DDR4颗粒原理图设计
  • 第5讲 DDR4 MIG IP 对DDR4颗粒原理进行check
  • 第6讲 DDR4 PCB layout设计指南介绍
  • 第7讲 DDR4之Fly_by结构探讨
  • 第8讲 DDR4颗粒板PCB层叠阻抗设计要求
  • 第9讲 DDR4控制器&IBIS仿真参数设置说明
  • 第10讲 IBIS模型概述
  • 第11讲 PCB设计版图导入Siwave仿真软件
  • 第12讲 DDR4之DQ信号&电源S参数提取步骤
  • 第13讲 DDR4在ADS中搭建写链路仿真
  • 第14讲 DDR4在ADS中搭建读链路仿真
  • 第15讲 DDR4在ADS中搭建地址信号仿真
  • 第16讲 DDR4之抽取DQ&电源S参数注意事项
  • 第17讲 DDR4之抽取地址信号S参数注意事项
  • 第18讲 DDR4之VTT电源S参数抽取方式
  • 第19讲 DDR4之同步开关噪声仿真
  • 第20讲 XILINX之XPE软件进行电源功耗评估
  • 第21讲 直流压降DC_IR_Drop仿真
  • 第22讲 DDR4之JEDEC规范要求
  • 第23讲 DCI控制概述
  • 第24讲 DCI控制 - 补充说明
  • 第25讲 ODT测试&软件工程实现
  • 第26讲 IO阻抗测试&软件工程实现
  • 第27讲 差分终端阻抗测试及软件实现
  • 第28讲 VREF控制模块概述
  • 第29讲 VREF测试&软件工程实现
  • 第30讲 发射器预加重&软件工程实现
  • 第31讲 DDR4之interposer埋阻工艺概述
  • 第32讲 DDR4之interposer埋阻设计要点
  • 第33讲 ADS创建及添加眼图模板步骤
  • 第34讲 ADS仿真DDR4遇到仿真器不收敛的解决措施
  • 第35讲 DDR4之MIG IP系统时钟架构
  • 第36讲 DDR4之MIG IP核的创建
  • 第37讲 DDR4之MIG IP系统复位
  • 第38讲 DDR4之Write_Leveling
  • 第39讲 DDR4之Write_Leveling补充说明
  • 第40讲 XILINX之U 系列FPGA之DDR3原理设计指南
  • 第41讲 XILINX之U 系列FPGA之DDR3 PCB设计指南
著作权归作者所有,欢迎分享,未经许可,不得转载
首次发布时间:2022-07-01
VIP会员 学习 福利任务 兑换礼品
下载APP
联系我们
帮助与反馈